0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

采用0.18μCMOS工艺模型进行开环跟踪保持电路的设计

电子设计 来源:郭婷 作者:电子设计 2018-12-17 09:19 次阅读

引言

随着数字通信系统的发展,高速数字处理系统对模拟信号数字信号之间的转换要求越来越高。目前高性能模数转换器(ADC)的两大主要发展方向是高速、中低精度ADC和低速、高精度ADC。前端T&H电路通常是ADC设计的一个关键,其动态精度的好坏直接影响着ADC性能的优劣。

1 开环T&H电路

在超高速ADC的设计中,一般多采用全并行Flash结构或者是时间交织结构。

而在时间交织结构中,其前端T&H电路则可以根据设计要求分别采用开环或者闭环结构。闭环结构速度较低,精度较高,而开环结构速度高,但本身精度较低。本设计中采用后者。

T&H电路的失真主要于非线性MOS开关电阻、开关寄生电容和开关电荷注入。MOS开关导通电阻的非线性在跟踪信号时产生的失真,也限制了电路跟踪和建立时间。因此,在超高速T&H电路中,输入采样开关必须具有较低且近乎恒定的导通电阻。

采用0.18μCMOS工艺模型进行开环跟踪保持电路的设计

图1所示是开环T&H电路的结构,该电路主要包括采样开关、采样电容和输出缓冲器三个部分。为了解决开环电路本身线性度差的问题,本文采用了自举开关技术和加强型缓冲器技术。自举采样开关可提高开关导通电阻的线性度,且差分结构可以降低电荷注入,改善电路性能;而后端的加强型缓冲器技术则提高了带宽和增益,降低了管子尺寸和功耗,最终达到提高开环T&H电路精度的目的。

2 自举采样开关

由于采样开关在导通时可等效为一个非线性电阻,它会引入噪声和非线性失真,因此,采样开关的线性度直接影响着T&H电路的精度。现在应用中的高线性度开关主要有互补MOS开关和自举采样开关。

采用0.18μCMOS工艺模型进行开环跟踪保持电路的设计

图2给出了本文所采用的自举采样开关的结构。该电路主要包括时钟自举和栅压自举NMOS开关两部分。其中M1~M2和C1~C2组成时钟自举电路,M3~M4和CB组成栅压自举电路。整个电路由两相不交叠时钟控制。

当时钟CLK为高时,M6~M7导通可将开关MS栅压拉到地,同时M3~M4眠管导通可对CB进行充电至Vdd;反之,当时钟CLK为低时,CB放电,M8管导通,输入信号电压VIN加到CB下极板上,开关管MS的栅极电压被提高到(VIN+Vdd),从而使开关管的栅源电压恒定为Vdd。

由于传统的栅压自举电路中,电容CB上下极板相连的寄生电容会导致电荷共享,从而使开关的栅源电压减小。开关的栅源电压可以表示为:

其中,CP表示与充电电容CB相连的寄生电容的总和。电容C3的加入不仅可以加速M9管迅速导通,而且更重要的是降低了电路的寄生电容,减小了对输入信号造成的影响,从而提高开关MS的栅源电压,改善开关的线性度。M1~M4的尺寸可以适当大些,以加快充放电速度,另外,下拉开关M2也可以适当大些,以加速关断。沟道电荷注入也是影响开关线性度的另一个重要因素,因此,本设计加入了冗余开关管MD,以降低沟道电荷注入,改善开关的性能。

3 缓冲器设计

缓冲器作为T&H电路设计的另一个重要部分,其增益和带宽都将影响整个ADC的动态性能。在以往的开环结构中,缓冲器的结构主要有源级跟随器(SF)和单位增益放大器两种形式。SF的设计结构简单且功耗较低。理想的SF具有较好的线性度和单位增益放大能力且此性能与偏置电流晶体管尺寸都不相关。然而,在实际运用中,SF会受到体效应和短沟效应的影响,从而导致信号衰减和增益的下降。为了提高SF的精度,只能通过改变晶体管尺寸和偏置电流,但这又与电路的功耗和速度相矛盾。此外,SF的另一个缺点是增益和线性度对设计参数不敏感,但这同时也是其优点,其对电路失配也不敏感。

相比于SF而言,单位增益放大器本身的增益也并非单位增益,需要通过设计参数调整得到。比较常用的是源级弱化交叉耦合对结构,其设计裕度比普通的差分对结构和SF结构都更大。根据本设计对带宽的要求,负载电阻不能太大。故为了保证增益,偏置电流和管子尺寸都比较大,影响电路的功耗;同时为了提高偏置电流管的电压裕度和输入共模范围,又要引入大的源级衰减电阻,而此电阻又会引入噪声跟谐波,影响电路的动态精度。

通过对以上两种结构的分析比较,结合本设计对速度和功耗的指标要求,本文采用加强型源随器技术,设计了一种可满足本设计要求的高增益、高带宽的缓冲器。

采用0.18μCMOS工艺模型进行开环跟踪保持电路的设计

图3是本设计所采用的缓冲器结构。其中P管源随器为主管,在此源随器的基础上加入的N管用来钳位P管的源漏电压,以使得漏源电压为常数。在深亚微米工艺中,MOS管的最小沟道长度会减小,输出电阻变小且受短沟效应和背栅效应影响而是非线性,从而导致电路增益降低并引入了失真。N管可使主管的漏源电压恒定,从而使得短沟效应降低,也降低了P管的漏源电压,提高了输出电阻,从而改善了增益和线性度。与传统的级串型源随器相比,由于漏端跟栅端电压几乎保持相同的电压相位和幅度,栅漏电容也降低了,故输入电容不但不会增加,反而降低了。而低的输入电容又避免了对高频输入信号的衰减。

采用0.18μCMOS工艺模型进行开环跟踪保持电路的设计

参考零极点分析,在适当的设计参数下,由于左半平面零点的存在,使得增益曲线中有一个上翘的过程,从而展宽了缓冲器带宽,图4所示为其缓冲的增益曲线。从图4中给出的三种结构的增益仿真结果可以看出,在驱动相同的负载情况下,本文的输出缓冲器结构增益和有效增益带宽都明显好于其他两种结构。

采用0.18μCMOS工艺模型进行开环跟踪保持电路的设计

4 仿真结果分析

该电路采用0.18μCMOS工艺模型,输入信号峰峰值为1.6Vpp,采样频率为400 MHz,可在HSPICE仿真条件下进行设计仿真。图5给出了T&H电路的无杂散动态范围仿真结果。从图中可以看出,本T&H电路结构的静态精度为79 dB,相对于交叉耦合对结构的59 dB静态精度,有近20 dB的提高。电路的动态精度可以达到58.7 dB,相对提高了16.5 dB。可见,本文介绍的T&H电路无论是静态精度,还是动态精度都优于以往文献中的结构性能,而且在面积功耗方面也都有所缩小。

5 结束语

本文采用0.18 μm CMOS工艺设计了一种适用于TI-ADC的高速、低功耗开环T&H电路。仿真结果表明:通过采用高线性度自举开关和高增益高带宽输出缓冲器可以显著改善开环T&H电路的精度。可在400 MHz的采样频率,1.6Vpp的输入信号范围,799.8047 MHz信号输入频率下,最终获得9.5位的近似精度,同时电路功耗仅10.56mW。由此可见,本开环T&H电路的设计简单,功耗低,能够较好满足较高线性度的应用要求。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 缓冲器
    +关注

    关注

    6

    文章

    1561

    浏览量

    44742
  • adc
    adc
    +关注

    关注

    95

    文章

    5629

    浏览量

    538901
  • 通信系统
    +关注

    关注

    6

    文章

    1035

    浏览量

    53015
收藏 人收藏

    评论

    相关推荐

    0.18μm CMOS工艺的2.5GHz环形压控振荡器研究与设计

    本帖最后由 gk320830 于 2015-3-8 10:42 编辑 0.18μm CMOS工艺的2.5GHz环形压控振荡器设计 谁能给点入门资料以及提供可以用的电路图万分感激
    发表于 04-11 19:56

    AD8529开环增益模型会随供电变化吗?

    时获得的模型是否可看做是器件的实际模型并按其进行补偿设计?2、上述测试方法是否正确?认为Vout/(Vp-Vn)就是器件的开环增益,并对其测试的方法是否可行?ADI是否有推荐的运放
    发表于 10-15 09:09

    全面分析CMOS RF模型设计

    最近几年,我们已经开始看到一些有关射频(RF)CMOS工艺的参考文献和针对这些工艺的RF模型参考文献。本文将探讨这类RF所指代的真正含义,并阐述它们对RF
    发表于 06-25 08:17

    一种宽频率范围的CMOS锁相环(PLL)电路应用设计

    一种倍频控制单元,通过编程锁频倍数和压控振荡器延迟单元的跨导,有效扩展了锁相环的锁频范围。该电路基于Dongbu HiTek 0.18μm CMOS工艺设计,仿真结果表明,在1.8 V
    发表于 07-08 07:37

    怎么采用标准CMOS工艺设计RF集成电路

    CMOS工艺开发出高性能的下变频器、低相位噪声压控振荡器(VCO)和双模数预分频器(prescaler)。这些研究表明,在无须增加额外器件或进行调整的条件下,可以设计出完全集成的接收器和VCO
    发表于 08-22 06:24

    如何利用0.18μm CMOS工艺去设计16:1复用器?

    如何利用0.18μm CMOS工艺去设计16:1复用器?以及怎样去验证这种复用器?
    发表于 04-09 06:39

    如何采用0.18μCMOS工艺模型进行开环跟踪保持电路的设计?

    本文采用0.18 μm CMOS工艺设计了一种适用于TI-ADC的高速、低功耗开环T&H电路
    发表于 04-20 06:58

    工艺库TSMC0.18um和TSMC0.18umrf有什么区别呢?

    工艺库TSMC0.18um和TSMC0.18umrf有什么区别呢?求大神解答
    发表于 06-23 07:33

    关于AD8529开环增益模型相关问题

    是否可看做是器件的实际模型并按其进行补偿设计? 2、上述测试方法是否正确?认为Vout/(Vp-Vn)就是器件的开环增益,并对其测试的方法是否可行?ADI是否有推荐的运放开环增益测试
    发表于 11-23 06:02

    0.18Um 12GHz CMOS八分频电路设计

    摘要:提出了一种基于高速锁存器的CMOS高速分频器结构,阐述了其工作速度,工作范围,前后级级联电路设计。采用典型的TSMC0.18Um/1.8V工艺
    发表于 04-30 10:38 37次下载

    跟踪——保持电路

    跟踪——保持电路
    发表于 04-11 10:49 1634次阅读
    <b class='flag-5'>跟踪</b>——<b class='flag-5'>保持</b><b class='flag-5'>电路</b>

    0.18μm_CMOS工艺3.125Gbs发送器的设计

    主要介绍使用0.18微米CMOS工艺进行集成电路版图的设计,包含设计方法和仿真结果
    发表于 06-08 17:52 0次下载

    基于二极管桥的两级全差分跟踪保持电路的设计

    设计了一种基于二极管桥的两级全差分跟踪保持电路, 两级模块由独立的时钟控制, 可以各自工作在跟踪模式。芯片采用 1 Lm GaAs HBT
    发表于 11-06 15:42 1次下载
    基于二极管桥的两级全差分<b class='flag-5'>跟踪</b><b class='flag-5'>保持</b><b class='flag-5'>电路</b>的设计

    基于0.18μm CMOS工艺的无线局域网正交下变频电路的设计

    本文介绍了基于0.18μm CMOS工艺的802.11a无线局域网1GHz频段正交下变频电路的设计方法。该设计采用源级退化和电流注入的方法对
    的头像 发表于 05-23 08:28 2507次阅读
    基于<b class='flag-5'>0.18</b>μm <b class='flag-5'>CMOS</b><b class='flag-5'>工艺</b>的无线局域网正交下变频<b class='flag-5'>电路</b>的设计

    基于SMIC0.18umCOMS工艺实现CMOS压控振荡器的设计

    基于SMIC0.18umCOMS工艺,设计一种宽频低功耗低相位噪声的CMOS压控振荡器,电路采用差分LC振荡器,同时
    发表于 09-04 10:04 5108次阅读
    基于SMIC<b class='flag-5'>0.18</b>umCOMS<b class='flag-5'>工艺</b>实现<b class='flag-5'>CMOS</b>压控振荡器的设计