0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

市场推动摩尔定律向前发展!模拟设计工具没有跟上摩尔定律发展

t1PS_TechSugar 来源:未知 作者:李倩 2018-08-16 10:41 次阅读

凯文凯利曾道:市场苛求效率的压力,如此冷酷,如此无情,致使它必然将各种人造系统推向最优化这单一的方向。这句话可以在半导体行业获得应验,从1965年摩尔定律提出到现在已有五十余年,若干年前就有人声称摩尔定律行将就木,然而直到微缩技术已经接近物理极限的今天,仍不能下结论说摩尔定律已死。

海思平台与关键技术开发部部长夏禹

市场推动摩尔定律向前发展

“在这么强大的市场支撑下,整个信息产业的资源与资本都会聚焦在一起,合力推动摩尔定律进一步发展,”在2018年Cadence用户大会(CDNLive 2018)上,华为海思平台与关键技术开发部部长夏禹就表示,全球对大带宽与大算力的要求节节攀升,对信息系统中的硬件平台而言,只有延续摩尔定律,不断提高集成度、增加功能、提升性能,才能满足市场发展提出的新需求。

夏禹举了几个例子来做说明。在终端设备侧,以智能手机为代表的高性能移动设备用芯片仍然紧跟摩尔定律脚步,从40纳米被戏称为“暖宝宝”的K3V2,到10纳米的麒麟970,海思手机处理器发展历史证明了跟随摩尔定律脚步的重要性。

在数据流量与带宽方面,根据华为海思的预估,固定网数据流量每年将保持23%的增长,5年后数据流量需求将达到现在3倍左右;在移动网方面,将保持46%的增长率,5年后数据流量将是现在的7倍;而在数据中心侧,增长速度更是惊人,每年翻倍,5年后数据流量将是现在的16倍。要实现这样大的数据吞吐量,自然离不开高性能芯片,夏禹表示,海思在网络侧单颗芯片集成度已经达到单芯片500亿颗晶体管

除了大容量、高集成度,接口带宽与速率也在摩尔定律推动下不断改进,“数据吞吐率从28Gbps,到今年的56Gbps,未来可实现112Gbps,甚至有可能达到200Gbps。吞吐率的增加就是为让传输速率足够快,包括模拟带宽也在增加,从18GHz到35GHz,有可能超越传输线互连的极限,带宽大于50GHz。”

之所以总有“摩尔定律已死”的声音,原因之一就是随着接近物理极限,每一代工艺节点演进都要付出极大的代价,但工业界一直能找到方法为摩尔定律续命。在器件级,新材料与新结构引入突破了传统工艺限制;在互连上,传统一直用铜线,但到5纳米工艺后也将引入新材料,夏禹认为碳纳米管和石墨烯引入的机会很大;在制造设备端,供应商也不断引入多重曝光等技术来实现更小的加工尺寸。

夏禹还指出,FinFET工艺(28纳米及以下)出现以来,工艺节点已经不是根据真正的线宽来命名,栅极间距还在78至40纳米级别,5纳米工艺节点金属间距仍有32纳米,“现在的技术发展还没有到极限。”

模拟设计工具没有跟上摩尔定律发展

先进工艺发展给设计带来更多挑战。每一代工艺向前演进,都会带来更多的寄生效应,器件模型日趋复杂,而互连线寄生效应影响比重越来越大,如何控制互连寄生参数成为性能设计中的重要课题。但夏禹认为,晶体管与互连线模型复杂化只是增加了工作量,并非不能解决,工艺演进最大的拦路虎是功耗密度,类似的设计“如果16纳米芯片功耗密度为1,那么到5纳米功耗密度就可能是10,芯片如何散热,整个系统如何散热,都将是半导体行业未来面临的巨大挑战。”

虽然晶体管尺寸随着工艺演进在变小,但同一应用的芯片在采用新工艺时不一定会减小面积,通常反而会增大面积,因为需要加入更多功能。夏禹展示的一张图表显示,同一应用,7纳米芯片面积通常是28纳米的1.5倍,而集成功能模块是28纳米的6.25倍,存储容量是28纳米的5倍,仿真运行时间也是28纳米的5倍。

这就给EDA工具带来极大挑战。“我对软件有一个要求,从综合到时序分析,整个流程一个星期必须跑完,”夏禹强调,EDA技术与算力也要跟随摩尔定律一起发展,“每天8小时,需要跑完一个任务,不能有延迟,让工程师等待是很浪费的一件事。”

相对而言,模拟设计工具改进的空间更大。“我个人认为,相对数字类工具,模拟技术在仿真测试上是落后的,”从夏禹提供的一张后仿真验证图可以看出,7纳米工艺后仿真时间是40纳米工艺的40至50倍,“在模拟电路仿真验证加速上有巨大的市场需求,这是产业界普遍面临的一个大挑战,急需EDA、IT硬件与硬件仿真器技术大发展来加速模拟设计。”

芯片模拟部分测试时间也是也是极大的开销,以海思一颗网络芯片为例,在7纳米,模拟部分测试时间约占整体测试时间的90%,但该芯片模拟部分与数字部分面积占比大约为1比10000,也就是说,一整颗芯片90%的测试时间被花在只有万分一的模拟电路上,“模拟电路的DFT(可测试设计)没有跟上整个行业的发展诉求,在大规模集成电路中,模拟与数字测试时间大概差百倍以上,从另一个角度来看,在模拟电路DFT上存在巨大的市场机会。”

Cadence首席执行官陈立武在接受TechSugar采访时表示,Cadence几年前注意到这个现实,已经在加强模拟设计工具的投入,最近推出的五款产品中,有四款是模拟工具。而Cadence新任总裁Anirudh Devgan就以模拟仿真工具开发而闻名于世,Anirudh将负责Cadence所有的研发项目,这将加速Cadence在模拟工具上的进展。

系统化解决思路

将工艺尺寸微缩的方向终究有走到尽头的一天,按照这一方向走,最终我们也许会需要一颗集成5000亿颗晶体管、主频4GHz以上、功耗超过600瓦的超级芯片,这样的芯片显然难以量产。除了单颗硅芯片的摩尔定律,采用系统化思维,拓展集成空间成为半导体行业发展的另一个热点方向,即所谓的超越摩尔定律(More than Moore)。

立体封装、异构集成是实现超越摩尔定律的一个主要方法,如今在服务器芯片等高性能处理器上应用已经很普遍。异构集成将逻辑电路与存储器集成在一起,可以实现大带宽,“AI芯片有时候像一个大头娃娃,东西出不去,数据进不来,采用这种封装方法可以解决‘大头娃娃’问题。”

除了封装,还需要考虑PCB,整个系统在实现时,需要从供电、高速互连、可靠性、热和应力等方面做通盘考虑。海思提倡集成物理设计,Cadence有系统设计实现(SDE),都是以系统思维对整个工程开发流程做整合,“在海思内部,封装和板子的问题非常多,而芯片因为采用结构性良好的多晶硅,一致性更好,反而问题比较少。但在系统中,更多的是在不同物理层面的连接,要实现更安全可靠的连接,除了现在IC设计行业能看到的集成设计流程,我们还希望看到整个系统端到端工程集成的设计验证流程,从概念到实现全部覆盖,这是现在产业界比较欠缺的。”

不管是摩尔定律,还是超越摩尔定律,所有在半导体领域的研究与创新,最终目的就是推动每一代工艺在性能、功耗、面积上有收益,如夏禹所说,这三个方向的复合收益是巨大的产业推动力。摩尔定律不仅是“抵抗通货膨胀的有效手段”,也是连接世界让更多人参与到信息社会中的根本力量。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    445

    文章

    47496

    浏览量

    407907
  • 半导体
    +关注

    关注

    327

    文章

    24190

    浏览量

    201079
  • 摩尔定律
    +关注

    关注

    4

    文章

    620

    浏览量

    78505

原文标题:华为海思:让工程师等待是极大的浪费

文章出处:【微信号:TechSugar,微信公众号:TechSugar】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    功能密度定律是否能替代摩尔定律摩尔定律和功能密度定律比较

    众所周知,随着IC工艺的特征尺寸向5nm、3nm迈进,摩尔定律已经要走到尽头了,那么,有什么定律能接替摩尔定律呢?
    的头像 发表于 02-21 09:46 185次阅读
    功能密度<b class='flag-5'>定律</b>是否能替代<b class='flag-5'>摩尔定律</b>?<b class='flag-5'>摩尔定律</b>和功能密度<b class='flag-5'>定律</b>比较

    中国团队公开“Big Chip”架构能终结摩尔定律

    摩尔定律的终结——真正的摩尔定律,即晶体管随着工艺的每次缩小而变得更便宜、更快——正在让芯片制造商疯狂。
    的头像 发表于 01-09 10:16 312次阅读
    中国团队公开“Big Chip”架构能终结<b class='flag-5'>摩尔定律</b>?

    摩尔定律时代,Chiplet落地进展和重点企业布局

    电子发烧友网报道(文/吴子鹏)几年前,全球半导体产业的重心还是如何延续摩尔定律,在材料和设备端进行了大量的创新。然而,受限于工艺、制程和材料的瓶颈,当前摩尔定律发展出现疲态,产业的重点开始逐步转移到
    的头像 发表于 12-21 00:30 984次阅读

    应对传统摩尔定律微缩挑战需要芯片布线和集成的新方法

    应对传统摩尔定律微缩挑战需要芯片布线和集成的新方法
    的头像 发表于 12-05 15:32 303次阅读
    应对传统<b class='flag-5'>摩尔定律</b>微缩挑战需要芯片布线和集成的新方法

    摩尔定律不会死去!这项技术将成为摩尔定律的拐点

    因此,可以看出,为了延续摩尔定律,专家绞尽脑汁想尽各种办法,包括改变半导体材料、改变整体结构、引入新的工艺。但不可否认的是,摩尔定律在近几年逐渐放缓。10nm、7nm、5nm……芯片制程节点越来越先进,芯片物理瓶颈也越来越难克服。
    的头像 发表于 11-03 16:09 267次阅读
    <b class='flag-5'>摩尔定律</b>不会死去!这项技术将成为<b class='flag-5'>摩尔定律</b>的拐点

    超越摩尔定律,下一代芯片如何创新?

    摩尔定律是指集成电路上可容纳的晶体管数目,约每隔18-24个月便会增加一倍,而成本却减半。这个定律描述了信息产业的发展速度和方向,但是随着芯片的制造工艺接近物理极限,摩尔定律也面临着瓶
    的头像 发表于 11-03 08:28 450次阅读
    超越<b class='flag-5'>摩尔定律</b>,下一代芯片如何创新?

    摩尔定律为什么会消亡?摩尔定律是如何消亡的?

    虽然摩尔定律的消亡是一个日益严重的问题,但每年都会有关键参与者的创新。
    的头像 发表于 08-14 11:03 1256次阅读
    <b class='flag-5'>摩尔定律</b>为什么会消亡?<b class='flag-5'>摩尔定律</b>是如何消亡的?

    什么是摩尔定律?

    摩尔定律是近半个世纪以来,指导半导体行业发展的基石。它不仅是技术进步的预言,更是科技领域中持续创新的见证。要完全理解摩尔定律的影响和意义,首先必须了解它的起源、内容及其对整个信息技术产业的深远影响。
    的头像 发表于 08-05 09:36 3396次阅读
    什么是<b class='flag-5'>摩尔定律</b>?

    【芯闻时译】扩展摩尔定律

    来源:半导体芯科技编译 CEA-Leti和英特尔宣布了一项联合研究项目,旨在开发二维过渡金属硫化合物(2D TMD)在300mm晶圆上的层转移技术,目标是将摩尔定律扩展到2030年以后。 2D
    的头像 发表于 07-18 17:25 268次阅读

    超越摩尔定律:封测行业在集成电路发展中的关键角色

    在过去的几十年中,集成电路(IC)的发展进步近乎神奇,推动着科技领域的诸多创新。其中,摩尔定律在这一发展中起到了重要的推动作用,尤其是在半导
    的头像 发表于 07-10 10:26 437次阅读
    超越<b class='flag-5'>摩尔定律</b>:封测行业在集成电路<b class='flag-5'>发展</b>中的关键角色

    摩尔定律时代新赛道—硅光子芯片技术

    纵观芯片发展的历史,总是离不开一个人们耳熟能详的概念 ——“摩尔定律”。
    的头像 发表于 06-15 10:23 800次阅读
    后<b class='flag-5'>摩尔定律</b>时代新赛道—硅光子芯片技术

    摩尔定律已过时?谁还能撑起芯片的天下?

    熟悉半导体行业的人想必对摩尔定律很熟悉,摩尔定律自问世以来就是半导体行业的最高目标,正是基于该目标,电子设备变得更加快速、高效且便宜,然而随着集成电路的尺寸越来越小,摩尔定律逐渐难以实现,因此很多人
    的头像 发表于 05-18 11:04 372次阅读

    产业观察:芯片绿色节能也是延续摩尔定律

    (Beyond Moore) 三个分支路径之上,即通过芯片的架构创新、异构集成或者新材料的引用,实现更高的芯片性能与更低的成本。 然而,值得注意的是,性能与成本并非集成电路技术发展的全部,功耗的降低同样极其重要。实际上,数十年以来指导芯片工艺技术演进的,除摩尔定律
    的头像 发表于 04-13 16:41 398次阅读

    中国Chiplet的机遇与挑战及芯片接口IP市场展望 摩尔定律失效,芯片性能提升遇瓶颈

    在探讨Chiplet(小芯片)之前,摩尔定律是绕不开的话题。戈登·摩尔先生在1965 年提出了摩尔定律:每年单位面积内的晶体管数量会增加一倍,性能也会提升一倍。这意味着,在相同价格的基础上,能获得
    发表于 04-04 10:27 303次阅读
    中国Chiplet的机遇与挑战及芯片接口IP<b class='flag-5'>市场</b>展望 <b class='flag-5'>摩尔定律</b>失效,芯片性能提升遇瓶颈

    摩尔定律会终结吗?

    摩尔定律:集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。 这就预示着,最多每两年,集成电路的性能会翻一倍,同时价格也会降低一半。
    发表于 03-30 14:50 296次阅读