0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

简谈 IIC总线

FPGA学习交流 2018-08-17 09:52 次阅读

大家好,又到了每日学习的时间了,今天咱们来聊一聊 IIC 总线设计。



一、概述:
IIC 是Inter-Integrated Circuit的缩写,发音为"eye-squared cee" or "eye-two-cee" , 它是一种两线接口。
IIC 只是用两条双向的线,一条 Serial Data Line (SDA) ,另一条Serial Clock (SCL)。
SCL:上升沿将数据输入到每个EEPROM器件中;下降沿驱动EEPROM器件输出数据。(边沿触发)
SDA:双向数据线,为OD门,与其它任意数量的OD与OC门成"线与"关系。

二、输出级

112519piicokk1x5k2kcxs.png


每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的,引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管,输入缓冲为一只高输入阻抗的同相器,这种电路具有两个特点:
1)由于SDA、SCL为漏极开路结构(OD),因此它们必须接有上拉电阻,阻值的大小常为 1k8, 4k7 and 10k ,但1k8 时性能最好;当总线空闲时,两根线均为高电平。连到总线上的任一器件输出的低电平,都将使总线的信号变低,即各器件的SDA及SCL都是线"与"关系。
2)引脚在输出信号的同时还将引脚上的电平进行检测,检测是否与刚才输出一致,为"时钟同步"和"总线仲裁"提供了硬件基础。

三、主设备与从设备

系统中的所有外围器件都具有一个7位的"从器件专用地址码",其中高4位为器件类型,由生产厂家制定,低3位为器件引脚定义地址,由使用者定义。主控器件通过地址码建立多机通信的机制,因此I2C总线省去了外围器件的片选线,这样无论总线上挂接多少个器件,其系统仍然为简约的二线结构。终端挂载在总线上,有主端和从端之分,主端必须是带有CPU的逻辑模块,在同一总线上同一时刻使能有一个主端,可以有多个从端,从端的数量受地址空间和总线的最大电容 400pF的限制。

* 主端主要用来驱动SCL line;
* 从设备对主设备产生响应;

二者都可以传输数据,但是从设备不能发起传输,且传输是受到主设备控制的。
112520lr2xkjcx2o6s92la.png



四、速率:

普通模式:100kHz;
快速模式:400kHz;
高速模式:3.4MHz;
没有任何必要使用高速SCL,将SCL保持在100k或以下,然后忘了它吧。



时序部分:

1.空闲状态

I2C总线总线的SDA和SCL两条信号线同时处于高电平时,规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态,即释放总线,由两条信号线各自的上拉电阻把电平拉高。

2.起始位与停止位的定义:

* 起始信号:当SCL为高期间,SDA由高到低的跳变;启动信号是一种电平跳变时序信号,而不是一个电平信号。
* 停止信号:当SCL为高期间,SDA由低到高的跳变;停止信号也是一种电平跳变时序信号,而不是一个电平信号。

113412kv2dc8e9ee85pgp0.png




3.ACK
发送器每发送一个字节,就在时钟脉冲9期间释放数据线,由接收器反馈一个应答信号。 应答信号为低电平时,规定为有效应答位(ACK简称应答位),表示接收器已经成功地接收了该字节;应答信号为高电平时,规定为非应答位(NACK),一般表示接收器接收该字节没有成功。 对于反馈有效应答位ACK的要求是,接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低,并且确保在该时钟的高电平期间为稳定的低电平。 如果接收器是主控器,则在它收到最后一个字节后,发送一个NACK信号,以通知被控发送器结束数据发送,并释放SDA线,以便主控接收器发送一个停止信号P。
113412jugvzny1gsvsgeui.png


如下图逻辑分析仪的采样结果:释放总线后,如果没有应答信号,sda应该一直持续为高电平,但是如图中蓝色虚线部分所示,它被拉低为低电平,证明收到了应答信号。

这里面给我们的两个信息是:
1)接收器在SCL的上升沿到来之前的低电平期间拉低SDA;
2)应答信号一直保持到SCL的下降沿结束;正如前文红色标识所指出的那样。
113412g4q241qaatmohxd1.png


4.数据的有效性:
IIC总线进行数据传送时,时钟信号为高电平期间,数据线上的数据必须保持稳定,只有在时钟线上的信号为低电平期间,数据线上的高电平或低电平状态才允许变化。

我的理解:虽然只要求在高电平期间保持稳定,但是要有一个提前量,也就是数据在SCL的上升沿到来之前就需准备好,因为在前面I2C总线之(一)---概述一文中已经指出,数据是在SCL的上升沿打入到器件(EEPROM)中的。
113413ud9fl666z1gl19l9.png


5.数据的传送:
在I2C总线上传送的每一位数据都有一个时钟脉冲相对应(或同步控制),即在SCL串行时钟的配合下,在SDA上逐位地串行传送每一位数据。数据位的传输是边沿触发。



工作过程

总线上的所有通信都是由主控器引发的。在一次通信中,主控器与被控器总是在扮演着两种不同的角色。

1.主设备向从设备发送数据

主设备发送起始位,这会通知总线上的所有设备传输开始了,接下来主机发送设备地址,与这一地址匹配的slave将继续这一传输过程,而其它slave将会忽略接下来的传输并等待下一次传输的开始。主设备寻址到从设备后,发送它所要读取或写入的从设备的内部寄存器地址; 之后,发送数据。数据发送完毕后,发送停止位:

写入过程如下:

发送起始位
* 发送从设备的地址和读/写选择位;释放总线,等到EEPROM拉低总线进行应答;如果EEPROM接收成功,则进行应答;若没有握手成功或者发送的数据错误时EEPROM不产生应答,此时要求重发或者终止。
* 发送想要写入的内部寄存器地址;EEPROM对其发出应答;
* 发送数据
* 发送停止位.
* EEPROM收到停止信号后,进入到一个内部的写入周期,大概需要10ms,此间任何操作都不会被EEPROM响应;(因此以这种方式的两次写入之间要插入一个延时,否则会导致失败)
113413fw4338hlcao874hd.png


详细:
113413n9q4f3qfwgz2d5qd.png




需要说明的是:①主控器通过发送地址码与对应的被控器建立了通信关系,而挂接在总线上的其它被控器虽然同时也收到了地址码,但因为与其自身的地址不相符合,因此提前退出与主控器的通信;

2.主控器读取数据的过程:
读的过程比较复杂,在从slave读出数据前,你必须先要告诉它哪个内部寄存器是你想要读取的,因此必须先对其进行写入(dummy write):

发送起始位;
* 发送slave地址+write bit set;
* 发送内部寄存器地址;
* 重新发送起始位,即restart;
* 重新发送slave地址+read bit set;
* 读取数据
* 主机接收器在接收到最后一个字节后,也不会发出ACK信号。于是,从机发送器释放SDA线,以允许主机发出P信号结束传输。
* 发送停止位
113414vha4orleob3i4art.png




详细:



今天就聊到这里,各位,加油。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1602

    文章

    21302

    浏览量

    593110
收藏 人收藏

    评论

    相关推荐

    GD32 MCU碰到IIC总线卡死怎么办?

    大家在使用MCU IIC通信时,若碰到设备复位或者总线干扰等情况,可能会导致IIC总线卡死,表现上总线上SDA或者SCL其中一根线为低电平,
    的头像 发表于 02-24 09:46 969次阅读
    GD32 MCU碰到<b class='flag-5'>IIC</b><b class='flag-5'>总线</b>卡死怎么办?

    IIC总线为什么是半双工?

    IIC(Inter-Integrated Circuit)总线是一种半双工的串行通信接口。在I2C总线上,主设备和从设备之间的数据传输是采用半双工模式进行的。这意味着主设备和从设备在不同的时间段内交替发送和接收数据。
    的头像 发表于 02-02 16:37 1818次阅读
    <b class='flag-5'>IIC</b><b class='flag-5'>总线</b>为什么是半双工?

    IIC总线的FPGA实现说明

    DE2_TV中,有关于寄存器的配置的部分,采用的方法是通过IIC的功能,这里对IIC总线的FPGA实现做个说明。
    的头像 发表于 01-05 10:16 313次阅读
    <b class='flag-5'>IIC</b><b class='flag-5'>总线</b>的FPGA实现说明

    单片机IIC总线及AT24C02的应用

    电子发烧友网站提供《单片机IIC总线及AT24C02的应用.doc》资料免费下载
    发表于 11-16 09:24 2次下载
    单片机<b class='flag-5'>IIC</b><b class='flag-5'>总线</b>及AT24C02的应用

    通过IIC总线读写AT24C512存储器

    今天要讲的是通过IIC总线来读写AT24C512存储。我们在开发一些项目的时候,如果要求对有些参数进行存储,且掉电不丢失的话,我们就需要一些外部存储器件,比如说今天要讲的AT24C512存储器。下面就来看一下今天的例程吧!
    的头像 发表于 11-09 10:00 857次阅读
    通过<b class='flag-5'>IIC</b><b class='flag-5'>总线</b>读写AT24C512存储器

    STM32基础知识:IIC总线操作EEPROM存储模块AT24C02

    本文是IIC总线的实际应用,将带领读者一步一步阅读AT24C02数据手册,看时序图了解如何使用IIC接口EEPROM存储模块AT24C02,并编写代码使用STM32驱动这个模块。
    的头像 发表于 10-26 14:25 1050次阅读
    STM32基础知识:<b class='flag-5'>IIC</b><b class='flag-5'>总线</b>操作EEPROM存储模块AT24C02

    AXI IIC总线接口介绍

    LogiCORE™IPAXI IIC总线接口连接到AMBA®AXI规范,提供低速、两线串行总线接口,可连接大量流行的设备。
    的头像 发表于 09-28 15:56 4541次阅读

    IIC总线学习笔记

    IIC是飞利浦提出的一种通信总线结构,其硬件架构比较简单,仅包含SCL和SDA两条线。根据最新的IIC总线标准,IIC
    发表于 09-20 15:18 500次阅读
    <b class='flag-5'>IIC</b><b class='flag-5'>总线</b>学习笔记

    iic总线最多可以挂多少个从设备?

    iic总线最多可以挂多少个从设备?  IIC总线,也被称为I2C总线,是一种串行通信协议,广泛使用于数字电路和电脑内部件之间的通讯。该协议允
    的头像 发表于 09-12 11:36 3861次阅读

    一文详解IIC总线

    IIC(Inter-Integrated Circuit)是一个多主从的串行总线,又叫I2C,是由飞利浦公司发明的通讯总线,属于半双工同步传输类型总线
    发表于 09-12 11:15 946次阅读
    一文详解<b class='flag-5'>IIC</b><b class='flag-5'>总线</b>

    IIC总线协议时序介绍 IIC总线程序设计

    IIC总线是一个双向的两线连续总线,它为集成电路之间提供通信线路。其意思是完成集成电路或功能单元之间信息交换的协议。
    发表于 07-23 11:45 7299次阅读
    <b class='flag-5'>IIC</b><b class='flag-5'>总线</b>协议时序介绍 <b class='flag-5'>IIC</b><b class='flag-5'>总线</b>程序设计

    IIC总线的原理与Verilog实现

    IIC(Inter-Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线,用于连接微控制器及其外围设备。
    发表于 06-30 09:03 1274次阅读
    <b class='flag-5'>IIC</b><b class='flag-5'>总线</b>的原理与Verilog实现

    IIC总线调试故障具体原因的定位过程及解决方法

    在某项目研发过程,软件与FPGA联合调试xx芯片IIC总线过程中,遇到故障现象:软件发起一次IIC操作后,未收到ACK应答响应。
    发表于 06-26 14:30 1305次阅读
    <b class='flag-5'>IIC</b><b class='flag-5'>总线</b>调试故障具体原因的定位过程及解决方法

    一文详解IIC总线

    IIC(Inter-Integrated Circuit)集成电路总线,它是一种两线式串行通信总线,又叫I2C,使用多主从架构,由飞利浦公司在1980年推出的。多用于主控制器和从器件间的主从通信
    发表于 06-07 15:38 5622次阅读
    一文详解<b class='flag-5'>IIC</b><b class='flag-5'>总线</b>

    IIC总线的FPGA实现原理及过程

    IIC总线的FPGA实现原理及过程 IIC总线概述 IIC开发于1982年,当时是为了给电视机内的CPU和外围芯片提供更简易的互连方式。电视
    的头像 发表于 05-15 02:35 1691次阅读
    <b class='flag-5'>IIC</b><b class='flag-5'>总线</b>的FPGA实现原理及过程