内置分频, 倍频电路超小型PLL时钟发生器
内置分频, 倍频电路超小型PLL时钟发生器
XC25BS8系列是能在低频输入8kHz, 4095倍的范围内倍频工作的PLL时钟发生器IC。
小型化, 同步抖动小, 实现128倍, 256倍, 512倍等高倍频。分频电路, 相位频率比较器, 电荷泵, VCO内置,不需要复杂的滤波因子的计算,只需要加上电源和输入时钟就可简单实现时钟变换。另外,可用于和音频DAC的LR时钟相位同步的噪声修整用的主时钟的生成等,也适用于生成各种必须和输入信号同步的同步信号。
输入端分频因子(M)可从1～2047的分频范围内进行选择;输出端分频因子(N)可从1～4095的分频范围内进行选择。输出频率在1MHz～100MHz的范围内,输入时钟为8kHz～36MHz的标准时钟。在内部可进行微调,在少量外置部件的条件下动作。
从CE端子输入低电平信号,可停止整个芯片动作,抑制消耗电流,此时的输出状态为高阻抗。可以选择SOT-26W和USP-6C封装。
此外,本产品的输入端分频因子(M), 输出端分频因子(N), 以及电压泵电流(Ip)的设定值,均可按客户要求时提供部分的客户定制品。有需要时请提供详细的规格要求(输入输出频率,工作电源电压),并提前向本公司的各分公司询问对应的可能性。
典型电路框图
特点
封装
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
发生器
+关注
关注
3文章
1286浏览量
60766 -
时钟发生器
+关注
关注
1文章
167浏览量
66961
原文标题：可在低频输入8kHz, 4095倍的范围内倍频工作的小型化PLL时钟发生器IC，了解一下！
文章出处：【微信号：gh_454737165c13，微信公众号：Torex产品资讯】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
用于评估AD9576时钟倍频器异步时钟发生器的评估板AD9576/PCBZ
AD9576 / PCBZ，AD9576评估板提供多输出时钟发生器功能，包括两个专用锁相环（PLL）内核，具有灵活的频率转换功能，经过优化，可作为整个系统的强大异步时钟源，提供扩展功能通过监控和冗余
发表于 02-25 09:40
AD9571ACPZPEC时钟发生器销售
多路输出时钟发生器功能，内置专用PLL内核，针对以太网线路卡应用进行了优化。 产品名称：时钟发生器 AD9571ACPZPEC特征 全集成VCO/P
发表于 07-09 10:19
时钟发生器AD9577资料分享
概述：AD9577是一款既提供一个多路输出时钟发生器功能，又带有两个片上锁相环内核PLL1和PLL2，专门针对网络时钟应用而优化。PLL设计
发表于 04-06 06:49
低抖动高精度时钟发生器MAX3625B相关资料分享
概述：MAX3625B是MAXIM公司生产的一款提供三路输出的低抖动，高精度时钟发生器。该MAX3625B是为网络应用而优化的低抖动，高精度时钟发生器。该器件集成一个晶体振荡器和锁相环（PLL
发表于 05-18 07:39
基于FPGA 的新的DDS+PLL时钟发生器
针对直接数字频率合成（DDS）和集成锁相环（PLL）技术的特性，提出了一种新的DDS 激励PLL 系统频率合成时钟发生器方案。且DDS 避免正弦查找表，即避免使用ROM，采用滤波的方法
发表于 12-14 10:22
•36次下载
评估低抖动PLL时钟发生器的电源噪声抑制性能
评估低抖动PLL时钟发生器的电源噪声抑制性能
本文介绍了电源噪声对基于PLL的时钟发生器的干扰，并讨论了几种用于评估确定性抖动(DJ)的技术方案。推导出的关系式提
发表于 09-18 08:46
•1466次阅读
MAX3625B 抖动仅为0.36ps的PLL时钟发生器
MAX3625B 抖动仅为0.36ps的PLL时钟发生器
概述
MAX3625B是一款低抖动、精密时钟发生器，优化用于网络设备。器件内置晶体振荡器和锁相环(
发表于 03-01 08:56
•1354次阅读
HMC1031：0.1 MHz至500 MHz时钟发生器，带整数N PLL数据表
HMC1031：0.1 MHz至500 MHz时钟发生器，带整数N PLL数据表
发表于 04-23 20:15
•6次下载
AD9573：PCI-Express时钟发生器IC，PLL内核，分频器，双输出数据表
AD9573：PCI-Express时钟发生器IC，PLL内核，分频器，双输出数据表
发表于 05-08 20:05
•5次下载
评估低抖动PLL时钟发生器的电源噪声抑制
本文讨论电源噪声干扰对基于PLL的时钟发生器的影响，并介绍几种用于评估由此产生的确定性抖动（DJ）的测量技术。派生关系显示了如何使用频域杂散测量来评估时序抖动行为。实验室台架测试结果用于比较测量技术，并演示如何可靠地评估参考时钟发生器
时钟发生器由哪些部分组成？锁相环pll的特点是什么？
时钟发生器由哪些部分组成？锁相环pll的特点是什么？如何用硬件配置pll 时钟发生器是指通过特定的电路设计产生适合各种电子设备使用的
工商网监
评论