0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于块写周期时序图的应用

SwM2_ChinaAET 作者:工程师飞燕 2018-07-19 15:36 次阅读

图17显示的是一个标准的块写周期时序图。块写周期可以在每一个时钟周期完成一次数据传输。但是,本例中显示了主机和从机插入等待状态以控制数据传输速率的情况。图中一共显示了5个传输。第二次传输后,主机插入了一个等待状态。第四次传输后,从机插入了一个等待状态。整个周期在第五次传输之后结束。

关于块写周期时序图的应用

图17 标准块写周期

总线协议的执行流程如下:

时钟上升沿0:

·主机将有效地址置于ADR_O()和TGA_O();

·主机将WE_O置位,以表明进入写周期;

·主机输出SEL_O()(bank select)表明其操作的数据地址;

·主机将CYC_O和TGC_O()置位,以表明周期的开始;

·主机将STB_O置位,以表明第一个段(phase)的开始;

注意:主机可以在时钟上升沿1之前的任意时间,将CYC_O和TGC_O()置位。

时钟上升沿1:

·从机解码输入,并作出从机响应(ACK_I)。

时钟上升沿2:

·主机将监控ACK_I信号

·主机将STB_O复位,以插入一个等待状态(-WSW-)。

时钟上升沿3:

·主机将有效地址置于ADR_O()和TGA_O();

·主机将WE_O置位,以表明进入写周期;

·主机输出SEL_O()(bank select)表明其操作的数据地址;

·主机将CYC_O和TGC_O()置位,以表明周期的开始;

·主机将STB_O置位,以表明第二个段(phase)的开始。

时钟上升沿4:

·主机将有效地址置于ADR_O()和TGA_O()

·主机将WE_O复位,以表明进入读周期;

·主机输出SEL_O()(bank select)表明其操作的数据地址;

·主机将STB_O置位。

·从机解码输入,并对ACK_I做出相应。

时钟上升沿5:

·主机监控ACK_I信号;

·主机将STB_O和CYC_O复位,以结束本次块读周期。

流水线块写操作

流水线块写模式的时序图如图18所示。

关于块写周期时序图的应用

图18 流水线块写周期

总线协议的执行流程如下:

时钟上升沿0:

·主机将有效地址置于ADR_O()和TGA_O();

·主机将WE_O置位,以表明进入写周期;

·主机输出SEL_O()(bank select)表明其操作的数据地址;

·主机将CYC_O和TGC_O()置位,以表明周期的开始;

·主机将STB_O置位,以表明第一个段(phase)的开始;

·主机监控ACK_I信号,并准备锁存DAT_I()和TGD_I()信号。

时钟上升沿1:

·从机解码输入,并作出从机响应(ACK_I);

·主机将有效地址置于ADR_O()和TGA_O();

·主机将WE_O置位,以表明进入写周期;

·主机输出SEL_O()(bank select)表明其操作的数据地址;

·主机将STB_O置位,以表明第二个段(phase)的开始。

时钟上升沿2:

时钟上升沿3:

·从机解码输入,并作出从机响应(ACK_I);

·当STALL_I为低电平时(inactive),主机将STB_O信号复位。

时钟上升沿4:

·主机将CYC_O信号复位,当接受到第二个ACK_O信号时。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数据传输
    +关注

    关注

    9

    文章

    1477

    浏览量

    63504
  • 主机
    +关注

    关注

    0

    文章

    893

    浏览量

    34560

原文标题:【博文连载】Wishbone总线周期之块写操作

文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA时序约束之伪路径和多周期路径

    前面几篇FPGA时序约束进阶篇,介绍了常用主时钟约束、衍生时钟约束、时钟分组约束的设置,接下来介绍一下常用的另外两个时序约束语法“伪路径”和“多周期路径”。
    发表于 06-12 17:33 887次阅读

    看不懂时序。。。求教育

    看了18b20的时序,再看郭天祥的程序,感觉和时序搭不上啊。估计是我没看懂,各位有没什么关于
    发表于 08-24 17:45

    怎么由芯片的时序它的程序?

    问个问题,拿过来一个芯片datasheet,怎么由它的时序把程序写出来? 我看过一些芯片的时序,懂是可以懂得,但再看程序,里面定义了很多函数,向I2C总线结构的程序,还有开启和关闭
    发表于 12-17 10:10

    吴鉴鹰教你如何看懂时序

    写入。发现了么,指令和数据,差别仅仅在于RS的电平不一样而已。以下是LCD1602的时序:大家要慢慢学会看时序
    发表于 05-05 21:04

    关于时序约束

    本帖最后由 seduce 于 2015-2-3 14:20 编辑 关于约束今天在研究时序约束这一,于是想着上来和大家分享一下心得,同时和大家交流交流,互相成长,欢迎批评指正。首先说一下
    发表于 02-03 14:13

    请问如何用proteus仿真出8086的总线周期时序

    我已经了解到proteus中VSM Logic Analyser 可以同时分析多个端口的电平变化,但总线周期时间太短,即便只有一条指令,也包含许多总线周期,如何才能 记录下总线周期内各个端口的电平变化,得到
    发表于 03-13 19:42

    求助:有哪位大神用过AD977,怎么用Verilog它的时序

    AD977有好几种时序,一个都不会写,求大神给个Verilog程序。或给些时序的资料看看,谢谢!!!
    发表于 04-21 11:02

    关于单片机时序分析

    Ds1302Read(uchar addr);void Ds1302Init();void Ds1302ReadTime();这几个函数,是根据时钟芯片时序定义的还是你自己想象出来而定义的?如果是根据时序
    发表于 06-10 10:39

    【转帖】教你看懂时序

    所特有的,绝大部分的时序都遵循着这样的一般规则,所以大家要慢慢的习惯于这样的规则。也许你还注意到了上面有许多关于时间的标注,这也是个十分重要的信息,这些时间的标注表明了某些状态所要
    发表于 12-13 14:47

    什么是单片机时序,如何看懂时序

    不一样而已。以下是LCD1602的时序,大家驱动代码的时候一定要充分理解器件的时序(配合文字说明),否则
    发表于 07-21 16:38

    简单几步让你看懂单片机时序

    数据口D0~D7,最后E引脚一个高脉冲将数据写入。发现了么,指令和数据,差别仅仅在于RS的电平不一样而已。以下是LCD1602的时序时序
    发表于 01-01 22:29

    时序代码的技巧

    哪位大神分享一下看时序代码的技巧和经验,谢谢
    发表于 05-15 18:02

    教程 | SDRAM读写时序介绍(配时序

    ,为时钟周期数,具体耗时由时钟频率决定。CAS并不是在经过CL 周期之后才送达存储单元。实际上CAS与RAS一样是瞬间到达的,但CAS的响应时间要更快一些。下图展示了CAS=3时的读时序
    发表于 01-04 19:20

    CS1237无法正常配置问题,附时序

    CS1237无法正常读配置和配置问题。1读配置时序,如附件所示。2单片机管脚未连接AD芯片,时序
    发表于 11-27 10:18

    关于红外通信原理时序图介绍

    关于红外通信原理时序图介绍,帮助单片机写代码程序
    发表于 06-26 09:25 0次下载