低裕量电压对电源抑制和总输出噪声的影响

基于深亚微米工艺的最新千兆级模拟电路对电源电压的要求越来越低，在有些情况下，还不到 1 V。这些高频电路往往需要较大的供电电流，因此，可能在散热方面存在困难。设计目标之一是使功耗降至电路性能绝对需要的水平。

开关模式 DC-DC 转换器是最高效的电源，有些器件效率可超过95%，但其代价是电源噪声，通常在较宽带宽范围内都存在噪声问题。通常用低压差线性调节器(LDO)清除供电轨中的噪声，但也需要，在功耗和增加的系统热负荷之间做出权衡。为了缓解这些问题，使用 LDO 时，可使输入和输出电压之间存在较小的压差（裕量电压）本文旨在讨论低裕量电压对电源抑制和总输出噪声的影响。

LDO 电源抑制与裕量

LDO 电源抑制比(PSRR)与裕量电压相关——裕量电压指输入与输出电压之差。对于固定裕量电压，PSRR 随着负载电流的提高而降低，大负载电流和小裕量电压条件下尤其如此。图 1 所示为 ADM7160 超低噪声、2.5 V 线性调节器在 200 mA 负载电流和 200 mV、300 mV、500 mV 和 1 V 裕量电压条件下的 PSRR。

随着裕量电压的减小，PSRR 也会减小，压差可能变得非常大。例如，在 100 kHz 下，裕量电压从 1 V 变为 500 mV，结果将使PSRR 减少 5 dB。然而，裕量电压的较小变化，从 500 mV 变为300 mV，结果会导致 PSRR 下降 18 dB 以上。

图1. ADM7160 PSRR 与裕量

图 2 显示了 LDO 的框图。随着负载电流的增加，PMOS 调整元件的增益会减小，它脱离饱和状态，进入三极工作区。结果使总环路增益减小，导致 PSRR 下降。裕量电压越小，增益降幅越大。随着裕量电压继续减小到一个点，此时，控制环路的增益降至 1，PSRR 降至 0 dB。

导致环路增益减小的另一个因素是通路中元件的电阻，包括FET的导通电阻、片内互连电阻和焊线电阻。可以根据压差推算出该电阻。例如，采用 WLCSP 封装的 ADM7160 在 200 mA 下的最大压差为 200 mV。利用欧姆定律，调整元件的电阻约为 1 Ω，可以把调整元件近似地当作固定电阻与可变电阻之和。

流过该电阻的负载电流导致的压差减去 FET 的漏极源极工作电压。例如，在 1 Ω FET 条件下，200 mA 的负载电流会使漏极源极电压下降 200 mV。在估算裕量为 500 mV 或 1 V 的 LDO 的PSRR 时，必须考虑调整元件上的压差，因为调整 FET 的工作电压实际上只有 300 mV 或 800 mV。

图 2. 低压差调节器的框图

容差对 LDO 裕量的影响

客户通常要求应用工程师帮助他们选择合适的 LDO，以便在负载电流 Z 条件下从输入电压 Y 产生低噪声电压 X，但在设置这些参数时，往往忽略了输入和输出电压容差这个因素。随着裕量电压值变得越来越小，输入和输出电压的容差可能对工作条件造成巨大的影响。输入和输出电压的最差条件容差始终会导致裕量电压下降。例如，最差条件下的输出电压可能高 1.5%，输入电压可能低 3%。当通过一个 3.8 V 源驱动 3.3 V 的调节器时，最差条件裕量电压为 336.5 mV，远低于预期值 500 mV。在最差条件负载电流为 200 mA 的情况下，调整 FET 的漏极源极电压只有 136.5 mV。在这种情况下，ADM7160 的 PSRR 可能远远低于标称值 55 dB（10 mA 时）。

压差模式下的 LDO 的 PSRR

客户经常会就 LDO 在压差模式下的 PSRR 请教应用工程师。开始时，这似乎是个合理的问题，但只要看看简化的框图，就知道这个问题毫无意义。当 LDO 工作于压差模式时，调整 FET 的可变电阻部分为零，输出电压等于输入电压与通过调整 FET 的RDSON 的负载电流导致的压降之差。LDO 不进行调节，而且没有增益来抑制输入端的噪声；只是充当一个电阻。FET 的 RDSON与输出电容一起形成一个 RC 滤波器，提供少量残余 PSRR，但一个简单的电阻或铁氧体磁珠即可完成同一任务，而且更加经济高效。

在低裕量工作模式下维持性能

在低裕量工作模式下，需要考虑裕量电压对 PSRR 的影响，否则，会导致输出电压噪声水平高于预期。如图 3 所示的 PSRR与裕量电压关系曲线通常可在数据手册中找到，而且可以用来确定给定条件下可以实现的噪声抑制量。

图 3. PSRR 与裕量电压的关系

然而，有时候，通过展示 LDO 的 PSRR 如何有效滤除源电压中的噪声，可以更加容易地看到这种信息的利用价值。下面的曲线图展示了 LDO 在不同裕量电压下时，对总输出噪声的影响。

图 4 展示的是 2.5 V ADM7160 在 500 mV 裕量和 100 mA 负载条件下，相对于 E3631A 台式电源的输出噪声，该台式电源在 20 Hz至 20 MHz 范围内的额定噪声低于 350 μV-rms。1 kHz 以下的许多杂散为与 60 Hz 线路频率整流相关的谐波。10 kHz 以上的宽杂散来自产生最终输出电压的 DC-DC 转换器。1 MHz 以上的杂散源于环境中与电源噪声不相关的 RF 源。在 10 Hz 至 100 kHz范围内，这些测试所用电源的实测噪声为 56 μV rms，含杂散为104 μV。LDO 抑制电源上的所有噪声，输出噪声约为 9 μV-rms。

图 4. ADM7160 噪声频谱密度（裕量为 500 mV）

当裕量电压降至 200 mV 时，随着高频 PSRR 接近 0 dB，100 kHz以上的噪声杂散开始穿过噪底。噪声略升至 10.8 μV rms。随着裕量降至 150 mV，整流谐波开始影响输出噪声，后者升至 12 μV rms。在大约 250 kHz 处出现幅度适中的峰值，因而尽管总噪声的增加量并不大，但敏感电路也可能受到不利影响。随着裕量电压进一步下降，性能受到影响，与整流相关的杂散开始在噪声频谱中显现出来。图 5 所示为 100-mV 裕量条件下的输出。噪声已上升至 12.5 μV rms。谐波所含能量极少，因此，杂散噪声只是略有增加，为 12.7 μV rms。

图 5. ADM7160 噪声频谱密度（裕量为 100 mV）

当裕量为 75 mV 时，输出噪声受到严重影响，整流谐波出现在整个频谱中。Rms 噪声升至 18 μV rms，噪声与杂散之和升至 27μV rms。超过~200 kHz 范围的噪声被衰减，因为 LDO 环路无增益，充当一个无源 RC 滤波器。当裕量为 65 mV 时，ADM7160采用压差工作模式。如图 6 所示，ADM7160 的输出电压噪声实际上与输入噪声相同。现在，rms 噪声为 53 μV rms，噪声与杂散之和为 109 μV rms。超过~100 kHz 范围的噪声被衰减，因为LDO 充当一个无源 RC 滤波器。

图 6. ADM7160 在压差模式下的噪声频谱密度

高 PSRR、超低噪声 LDO

如 ADM7150 超低噪声、高 PSRR 调节器一类的新型 LDO 实际上级联了两个 LDO，因此，结果得到的 PSRR 约为各个级之和。这些 LDO 要求略高的裕量电压，但能够在 1 MHz 条件下实现超过 60 dB 的 PSRR，较低频率下，PSRR 可以远超 100 dB。图 7 所示为一个 5 V 的 ADM7150 的噪声频谱密度，其负载电流为 500 mA，裕量为 800 mV。10 Hz 至 100 kHz 范围内，输出噪声为 2.2 μV rms。随着裕量降至 600 mV，整流谐波开始显现，但当输出噪声升至 2.3 μV rms 时，其对噪声的影响很小。

图7. ADM7150 噪声频谱密度（裕量为 800 mV）

当裕量为 500 mV 时，可在 12 kHz 处明显看到整流谐波和峰值，如图 8 所示。输出电压噪声升至 3.9 μV rms。

图 8. ADM7150 噪声频谱密度（裕量为 500 mV）

当裕量为 350 mV 时，LDO 采用压差工作模式。此时，LDO 再也不能调节输出电压，充当一个电阻，输出噪声升至近 76 μVrms，如图 9 所示。只有 FET 的 RDSON和输出端的电容形成的极点衰减输入噪声。

图 9. ADM7150 在压差模式下的噪声频谱密度

结论

现代 LDO 越来越多地用于清除供电轨中的噪声，这些供电轨通常通过可以在较宽频谱下产生噪声的开关调节器实现。开关调节器以超高的效率形成这些电压轨，但本身耗能的 LDO 既会减少噪声，也会导致效率下降。因此，应尽量降低 LDO 的工作裕量电压。

如前所述，LDO 的 PSRR 为负载电流和裕量电压的函数，会随负载电流的增加或裕量电压的减少而减少，因为，在调整管的工作点从饱和工作区移至三极工作区时，环路增益会下降。

通过考虑输入源噪声特性、PSRR 和最差条件容差，设计师可以优化功耗和输出噪声，为敏感型模拟电路打造出高效的低噪声电源。

在裕量电压超低的条件下，输入和输出电压的最差条件容差可能对 PSRR 形成影响。在设计时充分考虑最差条件容差可以确保可靠的设计，否则设计的具有较低的 PSRR 的电源解决方案，其总噪声也会高于预期。

参考文献

线性调节器

Glenn Morita，可调节输出低压差稳压器的降噪网络《模拟对话》，第 48 卷第 1 期，2014.Glenn Morita，“低压差调节器——为什么选择旁路电容很重要。”《模拟对话》，第 45 卷第 1 期，2011.Glenn Morita，低压差(LDO)调节器的噪声源。AN-1120 应用笔记. ADI 公司，2011。