介绍电表应用系统中 BUCK DC-DC 的设计与应用

基于 0.18μm 1P3M 45V BCD 工艺设计实现了一款用于电表系统的异步 BUCK DC-DC 芯片。介绍了电表应用系统中 BUCK DC-DC 的应用环境，设计了 CCM 电流模式 PWM 调制方式的控制环路结构，对 DC-DC 系统参数的折中进行了分析，并用 Matlab 工具建模进行验证。设计了 ESD 保护方案，给出了封装方案。经流片验证，测试结果显示，芯片的功能和性能指标达到设计要求。

1 引言

智能电表系统由计量、MCU、显示与驱动、存储、通信（含模块）、电源管理等部分组成，需要考虑整个系统每个芯片的电源解决方案。

PLC 载波模块单独一路电源供电，工作电压 3.3 V / 5 V/12 V，通信时功耗<1.5 W（折合：VDD=5 V，IDD<300 mA）。国家电网公司企业标准 Q/GDW355-2012[1]对通信模块的供电电源的要求进行了明确的规定：通信模块模拟电源，由电能表提供，电压范围：＋12 V±1 V（负载电流 0~125 mA）。通信模块电源故障或短路时不应影响电能表的基本功能（电表应采取保护措施）。VCC 电源带载（单相表125 mA，三相表 450 mA）情况下，VCC 电源的工频纹波 Vp-p 应小于 1‰。

本文的 BUCK DC-DC 芯片是针对电表应用市场需求进行特别优化指标的 45 V 600 mA BUCK DC-DC 转换器 IC。该电路具有宽输入电压范围（4.5 V~45 V），高效率，低输出纹波（小于千分之一）、低温度系数（全温度范围变化小于千分之五），最大典型输出电流为 600 mA。

该电路采用电流模反馈环路架构，能够提供快速的环路响应。该电路采用 1.6 MHz 固定频率的 PWM 调制方式。它能够支持极小体积的外部元器件，包括输入输出陶瓷电容和电感等元件。芯片 SOT23-6 封装。

目前，本 BUCK DC-DC 在电表系统中，搭配变压器线圈，从交流电源中取电，处于一次降压 DC-DC 稳压器的位置，对输入电压的范围要求较宽，对生产工艺要求也较高。本 DC-DC 的负载主要是 PLC 载波模块等，具有非常大的应用市场。

本 BUCK DC-DC 芯片基于 0.18 μm 1P3M 45V BCD 工艺技术设计实现，其技术水平达到并超过国内外同类产品。高压 DC-DC 技术的应用非常广泛，主要都是针对汽车、工控、电力仪表等中高端市场。本电路设计主要针对国内及部分海外的电表市场。

2 系统应用环境

如图 1 所示为输出电压 12 V 时的系统应用图，其前级为从交流电网取电的变压器输出，后级为 PLC 载波模块。需要外置的续流二极管（异步整流），电感取值可以根据系统设计方案在 2.2 μH~ 47 μH 之间取值。33 pF 的反馈电容决定了一个零点的位置，可以根据系统环路稳定性的需要进行选择。输入和输出节点分别加稳压滤波电容，从而获得较好的输入输出纹波特性。

3 内部系统设计

如图 2 为本 BUCK DC-DC 芯片的系统设计框图。本芯片适应宽输入电源范围，4.5 V 到 45 V，内置上开关管（NMOS），采用异步整流，用外置的肖特基二极管进行续流，宽电感范围（2.2 μH ~ 47 μH）。

内置补偿电路，内置软启动电路。内置电流峰值检测电路、短路保护短路、过温保护电路。固定工作频率 PWM 调制方式、电流模。

基于自举方案的同步降压型电源变换器的系统结构，采用共源级结构实现强驱动能力为 VBST 供电，避免了直接与模拟电源（VDD）比较，从而减小了自举电路在频繁开关过程中对于模拟电源的干扰。能够支持大占空比、大负载电流的应用。

采用一种巧妙地实现对功率开关电流的检测电路结构设计，使得最终得到的输出电流采样检测增益仅仅与 MOS 管的尺寸之比和两个电阻串的比值有关，消除了工艺、温度、电源电压的影响，在不受 PVT 变化影响的精准的输出电流采样检测。即使工艺波动很大，温度波动很大，也能精确检测电流。斜坡补偿电流的实现方式，将对功率开关电流的采样电流和斜坡补偿电流累加转换为电压值后反馈到 PWM 电压比较器，从而完成电源变换器的电流反馈环路。在此结构的基础上，很精简地实现了电流峰值检测的实现电路。

设计了一种电流环路上 PWM 波形产生电路，能够在大占空比工作时优化输出纹波。输出纹波幅度能够实现输出电压的千分之一以内。

4 DC-DC 系统指标的平衡

本芯片的设计难点之一即为 DC-DC 系统指标的平衡，特别是 Vin/Vo/L/Co/Io 等外围条件大范围变化时，如何平衡系统指标。

在 PWM 调 制方式的反馈环路当中无论采用电流模式还是电压模式都需要一个斜坡补偿电压。当输出出现微小波动的时候输出的占空比能否自动回到理想的值。如果不加入斜坡补偿的话，在理论占空比大于 0.5 时，输出电流有一个微小的扰动的话，电流模式下输出电流会趋于发散震荡。

假设 ml 和 m2 分别是输出电流的上升和下降的速率，在加入了补偿斜坡之后假如斜坡补偿的斜率为 -ma。可以证明斜坡补偿的斜率需要满足 ma ＞ 0.5×m2 = 0.5×Vo/L，系统才能稳定[2]。为了得到足够的斜坡补偿斜率值，必须根据电感电流下降的斜率设定补偿的电流。问题是其中输出电流下降的斜率m2和输出电压是成正比的。因此斜坡电流最好能够和输出电压成正比。如果斜坡补偿的电流固定，就必须根据输出最大电压来确定补偿电流（因为输出电压最大时，m2 最大，m1 最小）。一般来说取值在 ma = 0.7×m2 附近。但是过补偿也有风险，降低系统动态性能、降低最大峰值电流能力（从而限制最终的输出驱动能力）。

系统工作于 CCM 状态时，要满足稳定性要求的最小补偿斜率。若取 ma = 0.5×m2 = 0.5×Vo/L，

若取 ma = n×m2 = n×Vo/L 时，

则等效到 EAOUT 处的电流峰值 Ipeak 的最大值为

讨论（1）n > 0.5 时，Ipeak_max 随 Vin 升高减小。在正常电流输出情况下，Io < 600 mA，Ipeak_max 变化规律就是 EAOUT 的变化规律。

（2）n < 0.5 时，Ipeak_max 随 Vin 升高而升高，一般不会把系统设置到这个范围，一方面可能不稳定，另一方面不利于效率优化。

假设应用需求将输出电流典型值取 0~660 mA，即要求系统工作于大占空比时（补偿量最大）仍然可以输出 660 mA 电流。

基于以上 Ipeak_max 公式进行讨论，分析 Iomax = 660 mA、fsw = 1.6 MHz（Ts = 0.625 μs）、Vo = 12 V 补偿斜率为 0.7×Vo/L（即 n = 0.7）时的最大值 Ipeak_max 随电感的变化范围。如图 3 所示为用 Matlab 算出的结果，其中变量只有 Vo、Vin、L。

从结果来看，Vin 的变化对 Ipeak_max 的影响很小。Vo 和 L 的影响要明显的多。这个 Ipeak_max 是对EA 输出电压范围所对应的电流范围的限定，也就是要求 EA 输出电压范围所对应的电流范围要大于所有情况的范围。从 Matlab 计算结果来看，如果全部包含要大于 5 A，这是不可能的。所以 EA 输出范围只能尽可能大，但是也不能兼顾所有的应用情况。在 L 很小、占空比很大或者两者兼有时不能满足要求。

举例，如果设置 Gcs=1 A/V，EAOUTmax = 3.1 V，EAOUT 能够支持的 Ipeak_max = EAOUTmax×Gcs = 3.1 A。如果设置 Gcs = 0.66 A/V，EAOUTmax = 3.1 V，EAOUT 能够支持的 Ipeak_max = EAOUTmax×Gcs = 2.046 A。所以提高 Gcs 或者提高 EAOUT 的上限，都可以提高 EAOUT 支持的Ipeak_max。

以 Ipeak_max = EAOUTmax×Gcs =3.1 A 为基础，当 Vo= 12 V，fsw = 1 MHz，Iomax = 660 mA 时，根据 Vin 的取值，得到最小可用电感值 L 如表 1 Vin 决定的最小 L，图 4 Power MOS SIZE 和驱动电路的最优解。

另外，也可以用 Matlab 对功率损耗建模，以得出 Power MOS SIZE 和驱动电路的最优解[3]。上升沿设置为 25 ns，下降沿设置为 6 ns，利用 Matlab 模型对 Power MOS SIZE 扫描，得到结果如下所示。fsw = 1.6 MHZ，L= 47μH，优先考虑 Vin =14 V，Vo = 12 V，Io = 120 mA 的应用情况，在 Ron = 0.413 Ω时，是最优解。

5 ESD 方案设计实现

本 BUCK DC-DC 电路的引脚的工作范围比较复杂，Vin = EN =（-0.3 V~ 45 V），FB =（-0.3 V~ 6 V），LX =（-0.3 V ~ Vin +0.3 V），BST-GND = LX + 6 V，BST-LX =（-0.3 V ~ 6 V），典型应用中要求通过 HBM 2 kV ESD 测试。所采用的 ESD 实现方案如图 5 所示。

由于本芯片为电源设计方案，PIN 脚之间对电源的方案复杂，我们选择采用共地通路的方法，即所有的 ESD 通路均通过公共地环形成通路。高压脚到 GND 之间采用 SCR IP 以节省面积，低压脚到 GND 之间采用 GGN MOS 结构实现，BST 到 LX 之间采用了带 NBL 和深阱隔离的低压 GGN MOS 结构实现，在输入端口加入了二级保护结构。

5 验证

所有的电路仿真测试均基于 0.18μm 1P3M 45 V BCD 工艺。电源电压 Vin 拉偏范围 4.5 V～45 V，温度拉偏范围 -40 ℃ ~ 85 ℃。采用 Cadence 的SPECTRE 对电路进行模块和全芯片的仿真验证。本 BUCK DC-DC 的量产芯片 DECAP 后看到的管芯和封装如图 6 所示，采用 SOT23-6 封装。

经流片验证，芯片的功能和性能指标符合定义要求，其中空载待机静态电流仅约 600 μA。输入 16 V，输出 12 V，L = 47μH，负载电流 300 mA 时，效率高至 95.6%。

不同负载电流和输入电压对效率的影响结果如图 7 所示。不同负载电流对输出电压的影响如图 8 所示。不同输入电压对输出电压的影响如图 9 所示。如图 10 所示为输出纹波测试结果（Vin = 18±1 V，220 V 变压器供电，Vo = 12 V，Io = 120 mA，输出电容 10μF + 0.1μF+ 470μF，电感 47 μH 输入电容 2200 μF，示波器带宽 20 MHz）。在 -40℃～85℃全温度范围内，输出电压的变化能够控制在输出电压的千分之五。能够实现很小的输入输出压差，在 Vout = 12 V、负载电流 600 mA 满载测试时，最小压差可以低至 0.72 V。在上海宜硕按照标准 MIL-STD-883H Method 3015.8 测试，通过 2 kV HBM ESD 测试。目前产品在市场销售。

４ 结语

本文基于 0.18μm 1P3M 45 V BCD 工艺设计实现了一款异步 BUCK DC-DC 芯片。介绍了电表应用系统中 BUCK DC-DC 的应用环境，设计了 CCM 的电流模 PWM 调制方式的控制环路结构，对 DC-DC 系统参数的折中进行了分析，并用 Matlab工具建模进行验证。设计了 ESD 保护方案，给出了封装方案。经流片验证，测试结果显示，芯片的功能和性能指标达到设计要求。