0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

电子设计 来源:网络整理 作者:工程师吴畏 2018-06-28 11:53 次阅读

0 引言

鉴相技术是电力电子系统和测试控制中的关键技术之一,在仪器仪表通信、导航定位、研究网络相频特性和锁相环等测试中,经常需要测量两列同频信号的相位差。相较于模拟鉴相器,数字鉴相器的突出优点在于提供的鉴相范围更宽,从而使鉴相更可靠,适用范围也更广。

传统的鉴相方法主要有基于异或门的测量法和直线近似法等[1-3],这些鉴相方法鉴相范围窄、输入频率低、线性度差,往往存在较大误差。近年来,常用的数字鉴相方法有相关分析法、频谱分析法等[4-6],其优点在于反应快和精度高,但算法相对复杂,鉴相范围窄,输入频率也相对不高。AD9901在数字鉴相方面运用的相对较多,但鉴相范围窄,同时在高频时会出现非线性化现象[7]。本文设计了一种基于FPGA的数字鉴相器,既能消除高频非线性,又能实现动态分频和宽范围鉴相。

1 系统原理与组成

数字鉴相器AD9901可实现线性相位检测范围,但是在高频下AD9901会出现较为明显的非线性化现象。这种非线性鉴相区的产生,是由于在线性检测范围两端,参考信号和待测输入信号相位接近,数字鉴相器输出脉宽变得很窄和鉴相器摆速增大,从而导致相位增益迅速向鉴频区(即最高和最低值处)拉近,而出现非线性化现象。其线性鉴相区间d为[8]:

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

由式(1)~式(3)可知,频率越高,线性鉴相区间越窄。在高频段通过FPGA分频把频率降低,可展宽线性区间,即可解决高频非线性问题,同时鉴相范围也大大提高。输入信号和参考信号经过数字鉴相器系统后,即可得到不同相位差所对应的直流电压。数字鉴相器系统原理框图如图1所示。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

2 数字鉴相器设计

2.1 波形变换

本设计采用了超高速比较器AD8611,它的传输延迟只有4 ns,极大地减小了正弦波变换为方波的时间误差,其波形变换电路如图2所示。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

2.2 FPGA分频

通过FPGA进行可编程分频设计,可以灵活改变分频系数,分频系数大且输入频率满足设计需求。通过8位拨码开关来设置分频系数,分频系数在1~255范围内变化,其FPGA分频流程图如图3所示。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

本FPGA分频设计可以实现任意整数分频,其分频原理如下:(1)偶数分频:设计一个模N/2计数器,对输入信号进行下降沿触发计数,当计数值为N/2-1时输出信号翻转;(2)奇数分频:采用两个计数器分别对输入信号进行上升沿和下降沿模N触发计数,且各自控制产生一个N分频的电平信号。一个计数器进行上升沿计数,当计数值为(N+1)/2时输出信号翻转,再当计数器清零时,再次翻转就可得到一个占空比非50%的N分频信号。同时另外一个计数器进行下降沿相同操作,得到另外一个N分频信号。这两个占空比非50%的N分频信号进行相或运算,即可得到占空比为50%的N分频信号。

使用ModelSim对FPGA分频进行功能仿真,设定输入信号频率为10 MHz,20分频后频率为500 kHz;25分频后频率为400 kHz,分别如图4(a)、图4(b)所示。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

2.3 数字鉴相

AD9901能够直接比较最高200 MHz的相位或频率输入信号。当输入信号同频率时,就工作在鉴相模式下,其数字鉴相电路如图5所示。输出占空比θ在-2π~0范围内随相位差线性增加,其输出占空比θ为:

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

2.4 低通滤波

为了得到AD9901输出的直流电平均值,需采用低通滤波器来消除噪声和信号的交流分量。同时为了减小和抑制50 Hz工频干扰的影响,设计了一个四阶无源RLC巴特沃斯低通滤波器[9],其电路如图6所示。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

通过Multisim软件对巴特沃斯低通滤波器的滤波性能进行仿真分析,其幅频特性曲线如图7所示。从图中可以看出,其截止频率大约为41 Hz,达到设计要求。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

2.5 调理放大

为了调节AD9901输出经低通滤波后的直流电平的均值范围,采用由三级运算放大器OP07构成的信号调理放大电路,如图8所示。第一级运放构成电压跟随器,对前后级电路起到隔离和缓冲作用;第二级运放构成反向加法器,起到调节零点的作用,最后一级运放构成反向比例放大器,以达到调节相位差变化时输出电压的变化幅度,并满足后续相关电路处理要求。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

3 测试结果与分析

测试过程中,由信号发生器产生两路同频同幅、不同相位差的正弦信号,其频率为500 kHz,相位差为180°和270°情况下,用示波器观察到AD9901的输出波形,如图9(a)、图9(b)所示。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

由式(4)可知,在关于基于FPGA的可消除高频非线性的动态分频鉴相器设计=-180°时,AD9901理论上输出占空比为50%。在关于基于FPGA的可消除高频非线性的动态分频鉴相器设计=-270°时,AD9901理论上输出占空比为75%(AD9901有正相和倒相输出),实测结果与理论值符合。

为了测试电路在0°~360°相位差范围内线性情况,设置信号发生器输出频率为10 MHz,然后固定一路相位为0°,另一路相位每6°递增至360°。未分频和20分频情况下,输出电压随相位差变化曲线如图10所示。由式(1)知:未分频情况下,线性区间d=347.04°;20分频情况下,线性区间d=359.35°。由测试数据可知,在0°~6°和354°~360°范围内出现一定程度上的非线性。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

其线性度:

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

其中,ΔYmax为校准曲线与拟合直线间的最大偏差,Y为满量程输出。由式(7)可知,未分频情况下,线性度δ=-7.22%。FPGA进行20分频,其线性度δ=-1.11%。由此可知,通过分频,线性区间变宽,非线性得到明显改善,几乎无非线性化现象。

关于基于FPGA的可消除高频非线性的动态分频鉴相器设计

其中,Vo是鉴相器在不同相位差下的输出电压;Vo1是相位差为0°时,经AD9901和低通滤波后得到的直流输出电压;Vbias是通过调节电位器W1得到的电压;Au是放大倍数,是通过调节电位器W2得到的。

4 结论

本文针对传统鉴相器鉴相范围窄、输入频率低、线性度不高等问题,提出了一种基于FPGA动态分频和AD9901数字鉴相的方法。本设计鉴相范围宽,输入频率高,能够动态分频,解决了高频非线性化的问题,为后续电路进行处理提供了方便。该鉴相器适用于高频宽范围相位差测量中,在工程中具有一定的参考和实用价值。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1592

    文章

    21207

    浏览量

    592136
  • 鉴相器
    +关注

    关注

    1

    文章

    56

    浏览量

    23069
收藏 人收藏

    评论

    相关推荐

    光电耦合非线性的克服

    非线性工作区域,直接用来传输模拟量时精度较差。图1 光电耦合结构及输入、输出特性解决方法之一,利用2个具有相同非线性传输特性的光电耦合,T1和T2,以及2个射极跟随
    发表于 12-13 12:24

    如何实现线性范围0~4π?

    小白网上找了很多芯片都是最多到2π,有没有0~4π范围的芯片?
    发表于 04-16 22:29

    如何实现线性范围0~4π?

    小白网上找了很多芯片都是最多到2π,有没有0~4π范围的芯片?
    发表于 04-17 09:24

    基于FPGA非线性校正设计方案

    高的PAPR值引起系统非线性失真,主要体现在功率放大的过程中,这本身就是由大功率放大器(HPA)的非线性特性所决定的。为了获得高效率和线性的HPA,必须消除
    发表于 07-30 18:09

    请问ADF4153灵敏度是多少?

    一般经典的锁相环推导公式中灵敏度都是v/rad,那ADF4153的输出时电荷泵的电流,它和经典的
    发表于 11-06 09:02

    基于光载无线系统的非线性特征的两个不同源分析

    探测的方式探测光强从而获得微波、毫米波电信号[3]。然而由于调制固有的非线性特性,在电光调制的过程中对微波、毫米波信号产生了非线性失真,这将影响到整个光载无线(ROF) 系统的无杂散动态
    发表于 06-18 06:49

    怎么解决LVDT定位传感中的非线性问题?

    如何纠正线性可变差分变压定位传感非线性问题?如何从高频率传感的输出提取振幅信息?数字异步
    发表于 04-13 07:01

    ADC的积分非线性和微分非线性

    ADC的积分非线性和微分非线性模数器件的精度指标是用积分非线性度(Interger NonLiner) 即 INL 值来表示,INL可以理解为精度;4.095/4096=0.001V,单位INL的值
    发表于 03-24 18:08

    异或门器具有何种特性呢?

    异或门器具有何种特性呢?
    发表于 04-24 11:39

    非线性系统辨识

    激光焊接过程是典型的具有噪声和扰动影响的非线性系统。利用Hammerstein 模型的线性非线性分离的特性可以建立起关于激光焊接过程的非线性
    发表于 12-22 14:09 10次下载

    基于模数转换原理的非线性校正设计

    摘要:分析一种基于A/D转换原理的非线性校正方法.这种方法从理论上能够完全消除非线性误差。文章以铂电阻温度传感器的非线性校正为例.作了进一步的说明,并给出了实用电
    发表于 05-17 09:22 21次下载

    铂电阻测温非线性补偿的研究

       针对铂电阻在测量温度中存在的非线性,分析了产生非线性误差的主要原因,讨论了改善铂电阻线性度以及消除测量电路非线性
    发表于 12-09 15:53 54次下载

    基于FPGA高频时钟的分频和分配设计

    摘要:介绍了为PET(正电子发射断层扫描仪)的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。该电路利用FPGA芯片来实现对高频时钟的分频
    发表于 06-20 12:41 1240次阅读
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>高频</b>时钟的<b class='flag-5'>分频</b>和分配设计

    面向非线性动态的保精度-稀疏特性核回归模型

    面向非线性动态的保精度-稀疏特性核回归模型
    发表于 07-02 15:00 3次下载

    利用FPGA高频时钟扇出电路的分频和分配设计

    基于FPGA高频时钟的分频分频设计
    发表于 08-16 11:42 0次下载