0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

最精尖的晶体管制程从14nm缩减到了1nm

中国半导体论坛 来源:未知 作者:李倩 2018-06-22 09:08 次阅读

据外媒报道,今天,沉寂已久的计算技术界迎来了一个大新闻。劳伦斯伯克利国家实验室的一个团队打破了物理极限,将现有最精尖的晶体管制程从14nm缩减到了1nm。晶体管的制程大小一直是计算技术进步的硬指标。晶体管越小,同样体积的芯片上就能集成更多,这样一来处理器的性能和功耗都能会获得巨大进步。

多年以来,技术的发展都在遵循摩尔定律,即当价格不变时,集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍。换言之,每一美元所能买到的电脑性能,将每隔18-24个月翻一倍以上。眼下,我们使用的主流芯片制程为14nm,而明年,整个业界就将开始向10nm制程发展。

不过放眼未来,摩尔定律开始有些失灵了,因为从芯片的制造来看,7nm就是物理极限。一旦晶体管大小低于这一数字,它们在物理形态上就会非常集中,以至于产生量子隧穿效应,为芯片制造带来巨大挑战。因此,业界普遍认为,想解决这一问题就必须突破现有的逻辑门电路设计,让电子能持续在各个逻辑门之间穿梭。

此前,英特尔等芯片巨头表示它们将寻找能替代硅的新原料来制作7nm晶体管,现在劳伦斯伯克利国家实验室走在了前面,它们的1nm晶体管由纳米碳管和二硫化钼(MoS2)制作而成。MoS2将担起原本半导体的职责,而纳米碳管则负责控制逻辑门中电子的流向。

眼下,这一研究还停留在初级阶段,毕竟在14nm的制程下,一个模具上就有超过10亿个晶体管,而要将晶体管缩小到1nm,大规模量产的困难有些过于巨大。

不过,这一研究依然具有非常重要的指导意义,新材料的发现未来将大大提升电脑的计算能力。

据白宫官网报道,美国东部时间22日,2015年美国最高科技奖获奖名单公布,包括9名国家科学奖获得者(National Medal of Science)和8名国家技术和创新奖(National Medal of Technology and Innovation)获得者。其中美籍华人科学家胡正明荣获年度国家技术和创新奖。

胡正明教授是鳍式场效晶体管(FinFET)的发明者,如今三星、台积电能做到14nm/16nm都依赖这项技术。他1947年出生于北京豆芽菜胡同,在***长大,后来考入加州大学伯克利分校。

在华为海思麒麟950的发布会上,胡正明教授曾现身VCR,据他介绍,FinFET的两个突破,一是把晶体做薄后解决了漏电问题,二是向上发展,晶片内构从水平变成垂直。

胡认为,FinFET的真正影响是打破了原来英特尔对全世界宣布的将来半导体的限制,这项技术现在仍看不到极限。

2010年后,Bulk CMOS工艺技术在20nm走到尽头,胡教授的FinFET和FD-SOI工艺发明得以使摩尔定律在今天延续传奇。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5320

    文章

    10725

    浏览量

    353329
  • 英特尔
    +关注

    关注

    60

    文章

    9413

    浏览量

    168787
  • 晶体管
    +关注

    关注

    76

    文章

    9053

    浏览量

    135176

原文标题:1nm晶体管诞生!华人胡正明获美国最高技术奖!

文章出处:【微信号:CSF211ic,微信公众号:中国半导体论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    台积电1nm进展曝光!预计投资超万亿新台币,真有必要吗?

    电子发烧友网(文/吴子鹏)根据台湾媒体的最新消息,台积电1nm制程将落脚嘉义科学园区,台积电已向相关管理局提出100公顷用地需求,其中40公顷将先设立先进封装厂,后续的60公顷将作为1nm建厂用地
    的头像 发表于 01-23 00:14 4047次阅读
    台积电<b class='flag-5'>1nm</b>进展曝光!预计投资超万亿新台币,真有必要吗?

    台积电2nm制程进展顺利

    台中科学园区已初步规划A14和A10生产线,将视市场需求决定是否新增2nm制程工艺。
    的头像 发表于 01-31 14:09 293次阅读

    苹果欲优先获取台积电2nm产能,预计2024年安装设备生产

    有消息人士称,苹果期望能够提前获得台积电1.4nm(A14)以及1nm(A10)两种更为先进的工艺的首次产能供应。据了解,台积电2nm技术开发进展顺利,预期采用GAA(全栅极环绕)技术
    的头像 发表于 01-25 14:10 183次阅读

    台积电回应1nm制程厂选址传闻:不排除任何可能性

    近日,有报道称台积电已决定将其最先进的1nm制程代工厂选址在嘉义科学园区,总投资额超万亿新台币。对于这一传闻,台积电方面表示,选择设厂地点是一个复杂的决策过程,需要综合考虑诸多因素。
    的头像 发表于 01-23 15:20 438次阅读

    消息称台积电1nm制程厂选址确定

    据消息人士透露,台积电已经决定将其1nm制程厂选址在嘉义科学园区。为了满足这一先进制程技术的需求,台积电已向相关管理局提出了100公顷的用地需求。
    的头像 发表于 01-23 15:15 940次阅读

    台积电宣布斥资逾万亿新台币,在嘉义科学园区设立1nm制程代工厂

    台积电在上月早些时候的IEDM 2023大会中宣布,计划推出包含高达1万亿个晶体管的芯片封装方案,此举与英特尔去年公布的规划相呼应。为达成这一目标,该公司正专注于N2和N2P的2nm级生产节点及A14和A10的1.4
    的头像 发表于 01-23 10:35 1466次阅读

    台积电1.4nm制程工艺研发持续,预计2027-2028年量产

    此外,对于台积电的1.4nm制程技术,媒体预计其名称为A14。从技术角度来看,A14节点可能不会运用垂直堆叠互补场效应晶体管(CFET)技术
    的头像 发表于 12-15 10:23 295次阅读

    全球首颗3nm电脑来了!苹果Mac电脑正式进入3nm时代

    前两代M1和M2系列芯片均采用5nm制程工艺,而M3系列芯片的发布,标志着苹果Mac电脑正式进入3nm时代。 3nm利用先进的EUV(极紫外光刻)技术,可制造极小的
    发表于 11-07 12:39 328次阅读
    全球首颗3<b class='flag-5'>nm</b>电脑来了!苹果Mac电脑正式进入3<b class='flag-5'>nm</b>时代

    2nm芯片什么时候出 2nm芯片手机有哪些

    N2,也就是2nm,将采用GAAFET全环绕栅极晶体管技术,预计2025年实现量产。 2nm芯片是指采用了2nm制程工艺所制造出来的芯片,
    的头像 发表于 10-19 17:06 903次阅读

    2nm芯片是什么意思 2nm芯片什么时候量产

    2nm芯片是什么意思 2nm芯片指的是采用了2nm制程工艺所制造出来的芯片,制程工艺的节点尺寸表示芯片上元件的最小尺寸。这意味着芯片上的
    的头像 发表于 10-19 16:59 2262次阅读

    华为发布首款5nm 5G SoC,集成153亿晶体管

    的NMN910 5G SoC 芯片,也被称为麒麟9000。 这款芯片集成了49亿个晶体管,尺寸为 5 纳米,成为了全球首个量产的5nm 5G SoC芯片。这是一个重要的里程碑,它意味着华为已经成为了第一个推出5nm工艺技术的芯片
    的头像 发表于 09-01 16:47 7458次阅读

    请问NM1200 UART1可以使用吗?

    NM1200 UART1可以使用吗?官方BSP库文件里面没有P14-RXD和P15-TXD的功能配置 只有对Uart1的一些寄存器配置,数据手册明确指出P
    发表于 06-19 08:05

    中芯国际下架14nm工艺的原因 中芯国际看好28nm

    的基础上,实现了国内14nm 晶圆芯片零的突破,并在梁孟松等专家的带领下,向着更加先进的芯片制程发起冲锋。 然而,最近在中芯国际的公司官网上,有关于14nm芯片制程的工艺介绍,已经全部
    的头像 发表于 06-06 15:34 1.8w次阅读

    麻省理工华裔研究出2D晶体管,轻松突破1nm工艺!

    然而,前不久麻省理工学院(MIT)华裔研究生朱家迪突破了常温条件下由二维(2D)材料制造成功的原子晶体管,每个晶体管只有 3 个原子的厚度,堆叠起来制成的芯片工艺将轻松突破 1nm
    的头像 发表于 05-31 15:45 1186次阅读
    麻省理工华裔研究出2D<b class='flag-5'>晶体管</b>,轻松突破<b class='flag-5'>1nm</b>工艺!

    麻省理工华裔:2D 晶体管,轻松突破 1nm

    然而,前不久麻省理工学院(MIT)华裔研究生朱家迪突破了常温条件下由二维(2D)材料制造成功的原子晶体管,每个晶体管只有 3 个原子的厚度,堆叠起来制成的芯片工艺将轻松突破 1nm
    的头像 发表于 05-30 14:24 1347次阅读
    麻省理工华裔:2D <b class='flag-5'>晶体管</b>,轻松突破 <b class='flag-5'>1nm</b> !