英特尔低延迟 40G 以太网 MAC 和 PHY IP的延迟计算
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
英特尔
+关注
关注
60文章
9412浏览量
168770 -
以太网
+关注
关注
40文章
5075浏览量
166207 -
Altera
+关注
关注
37文章
771浏览量
153306
发布评论请先 登录
相关推荐
40G QSFP+光模块的完美链接-Cisco Nexus 6004交换机
本帖最后由 飞速光纤 于 2016-8-27 11:53 编辑
Cisco Nexus 6000系列交换机可以在一个高效紧凑的系统中提供高密度的10G和40G以太网，他们具有高性能，节省空间
发表于 08-24 11:46
5G芯片市场，你看好英特尔还是高通？
C3000产品系列、英特尔® 至强® 处理器D-1500产品系列 - 网络系列、25 GbE英特尔以太网适配器XXV710和下一代英特尔QuickAssist技术适配器，这些技术从数据
发表于 03-01 17:23
IP101GR 单口PHY以太网收发器芯片
和设计是基于IC加的第五以太网PHY架构，这种特性使得IP101G消耗非常低的功耗。如在满负荷运转（100Mbps_FDX），只需要下面0.15W。特点：10 / 100Mbps的IE
发表于 08-16 10:17
IP101G 以太网收发网
IP101G IEEE 802.3/802.3你顺从的单一端口快速以太网收发器100 mbps和10 mbps的操作。它支持自动MDI / MDIX功能来简化网络安装和降低系统维护成本。改善系统性
发表于 09-13 17:45
10 Gbps以太网硬件演示参考设计
参考设计演示了10GbE MAC英特尔FPGA IP功能的运行，在许多环回硬件配置中采用低成本SFP +接口实现最高线速性能，如图1所示。特征展示10GbE MAC和XAUI
发表于 07-26 16:33
IP101GR 单口PHY以太网收发器芯片
加的第五以太网PHY架构，这种特性使得IP101G消耗非常低的功耗。如在满负荷运转（100Mbps_FDX），只需要下面0.15W。特点：10 / 100Mbps的IEEE 802.3
发表于 07-28 10:08
以太网PHY怎么改变现代市场
确定性时延在机器人装配线上至关重要。为优化装配时间并减少不合格品，需要对机器人进行极其精确的定时。如果以太网PHY没有低确定性时延，那么处理器就必须增加机器人所进行的每个动作之间的延迟
发表于 09-07 11:49
40G光模块选购指南
QSFP+光模块支持4个10Gbps通道同时传输，提供40Gbps的传输速率，可以用在数据中心、高性能计算网络、企业核心网络等应用。40G QSFP+光模块符合SCSI、40G
发表于 10-23 15:46
超远程40G以太网子系统的远端回路问题如何解决
我想在Ultrascale FPGA中用40G以太网系统（2.0）IP执行远端PMA和PCS Loop。我已经提到了文档“40G / 50G
发表于 05-22 14:50
苹果Mac弃用英特尔芯片的原因
苹果首次举行线上开发者大会（WWDC20），在一系列iOS14、macOS等软硬件更新宣布中，最重磅的莫过于苹果电脑Mac未来将使用自研的ARM架构芯片，逐步替代现有的英特尔芯片。 在业
发表于 06-23 08:53
以太网MAC芯片与PHY芯片的关系是什么
如何实现单片以太网微控制器？以太网MAC是什么？什么是MII？以太网PHY是什么？网卡上除RJ-45接口外，还需要其它元件吗？造成
发表于 12-28 06:22
以太网芯片MAC和PHY的关系 精选资料分享
问:如何实现单片以太网微控制器?答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使
发表于 07-29 09:22
工商网监
评论