简述 MAX 10 FPGA 的设计安全和如何减小SEU

相关推荐

如何减轻SEU对Artix-7 FPGA的影响

据我所知，Xilinx建议采用SEM来减轻SEU对7系列FPGA的影响。但Artix-7 FPGA不支持ISE 14.2中的SEM，这与Xilinx的建议（http://www.xilinx.com

发表于 07-14 07:01

艾睿电子推出针对Altera非易失性Max 10 FPGA的评估板

在Altera的MAX®10现场可编程门阵列（FPGA）系列发布之际，艾睿电子公司（NYSE：ARW）推出了BeMicro Max 10FPGA

发表于 10-08 09:58 •2460次阅读

ADC Convertor Using the MAX 10 FPGA Development Kit

ADC_Convertor_Using_MAX_10_FPGA_Development_Kit

发表于 12-07 18:20 •9次下载

采用MAX-10-FPGA替代您的MCU的七个主要原因_白皮书

本白皮书介绍使用 MAX® 10 FPGA 和 Nios® II 嵌入式处理器来替代基于微控 制器的解决方案的优势所在。超越传统的低成本 FPGA，

发表于 01-06 10:22 •39次下载

简述FPGA和DSP的优缺点及使用场合

简述FPGA_和DSP的优缺点及使用场合，实用版

发表于 02-16 17:07 •14次下载

基于TDICE单元的SRAM抗SEU加固设计

基于TDICE单元的SRAM抗SEU加固设计_孙敬

发表于 01-07 18:39 •1次下载

分析芯片内部不同硬件资源对于SEU效应敏感性的问题

本文重点分析芯片内部不同硬件资源对于SEU效应敏感性的问题。以SRAM型FPGA为研究对象，设计进行了两种颗粒度不同的故障注入实验。结果表明，在FPGA内部资源中，Slice资源对于SEU

发表于 11-16 19:58 •3096次阅读

介绍MAX 10 FPGA中ADC的是如何运作及性能

MAX 10 FPGA模拟模块培训，此次培训介绍MAX 10 FPGA中的ADC是怎样工作的，怎

发表于 06-20 12:00 •4089次阅读

MAX 10 FPGA GPIO的特点优势

MAX 10 FPGA GPIO培训，可编程逻辑一般用作胶合逻辑，连接电路板上的大量数字逻辑器件，这些器件通常有不同的I/O标准、电压电平和协议。这里列出了我们I/O特性的很多优势。MAX

发表于 06-20 05:00 •2401次阅读

介绍MAX 10 FPGA的特点及应用

此次培训涉及到MAX 10 FPGA所支持的配置方法，介绍非易失集成、瞬时接通配置和双配置镜像的价值所在。

发表于 06-20 08:00 •2308次阅读