0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

三星8nm LPP工艺利用 Mentor Tessent 工具节省大量设计测试时间

半导体动态 来源:网络整理 作者:工程师1 2018-05-29 04:16 次阅读

Mentor, a Siemens business 今天宣布,三星电子有限公司根据三星代工厂的 8nm LPP(低功耗 Plus)工艺对 MentorTessent® 产品进行了认证。对于针对移动通信、高速网络/服务器计算、加密货币和自动驾驶等市场的特大型设计,这些工具可大幅缩短设计和测试时间。

当今领先半导体器件的特大型设计可能会因需要大量计算资源、测试向量生成时间太长或在设计流程中执行得太晚而受到拖累。TessentTestKompress® 工具通过提供采用层次化可测试性设计 (DFT) 方法的自动功能来解决这些问题。三星代工厂解决方案参考流程包括在寄存器传输级 (RTL) 设计阶段早期自动插入的 TestKompress 扫描压缩逻辑控制器和 Tessent ScanPro 片上时钟控制器。只要内核设计准备就绪,Tessent TestKompress 即可用于在设计流程早期创建该内核的测试向量。这些测试向量可直接重复使用,并自动重定向到全芯片设计。因此,可将用于自动测试模式生成 (ATPG) 的计算资源和 ATPG 运行时间提高一个数量级。Tessent 层次化 DFT 流程中不需要完整的器件网表。

“在 EUV 时代之前推出的这些工艺中,从性能、功耗和面积方面考虑,我们的 8LPP 都是最佳之选。”三星电子代工市场营销副总裁 Ryan Lee 说道。“我们与 Mentor 长期合作,这将使我们的 8LPP 对双方客户而言更具吸引力。Mentor 的 Tessent TestKompress 层次化 DFT 解决方案是此类技术的一个例子,将节省大量测试生成周转时间。”

Tessent TestKompress 工具用于将扫描数据输入共享到 MCP(多核处理器)设计中的众设计内核。共享输入管脚可实现更高级别的测试向量压缩,而这关系到降低生产测试成本。Tessent Diagnosis 和 TessentYieldInsight® 工具用于查找系统性良率限制因素并提高制造良率。这些工具包括执行反向模式映射的自动化,可令失效生产模式直接映射到与其相关的层次化模块。对目标模块执行诊断可以大大缩短诊断时间,减少计算资源。

“规模更大且更加复杂的设计需要额外的 DFT 和自动化才能满足上市时间和测试成本要求,而借助三星代工厂的 8LPP 便可以实现。”Mentor Tessent产品系列营销总监 Brady Benware 说道。“该参考流程中的关键功能,如层次化 DFT,目前被业界广泛采用,对于此新工艺技术的成功至关重要。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    327

    文章

    24470

    浏览量

    202000
  • 三星电子
    +关注

    关注

    34

    文章

    15602

    浏览量

    180110
收藏 人收藏

    评论

    相关推荐

    瑞芯微第二代8nm高性能AIOT平台 RK3576 详细介绍

    RK3576处理器 RK3576瑞芯微第二代8nm高性能AIOT平台,它集成了独立的6TOPS(Tera Operations Per Second,每秒万亿次操作)NPU(神经网络处理单元),用于
    发表于 03-12 13:45

    无意发展至10nm以下,第二梯队晶圆代工厂的成熟工艺现状

    梯队的厂商们还在成熟工艺上稳扎稳打。   早在两年前,我们还会将28nm视作成熟工艺以及先进工艺的分水岭。但随着3nm的推出,以及即将到来的
    的头像 发表于 02-21 00:17 2738次阅读
    无意发展至10<b class='flag-5'>nm</b>以下,第二梯队晶圆代工厂的成熟<b class='flag-5'>工艺</b>现状

    三星第二代3nm工艺开始试产!

    据报道,三星预计在未来6个月时间内,让SF3的工艺良率提高到60%以上。三星SF3工艺会率先应用到可穿戴设备处理器上,
    的头像 发表于 01-29 15:52 270次阅读

    三星D1a nm LPDDR5X器件的EUV光刻工艺

    三星D1a nm LPDDR5X器件的EUV光刻工艺
    的头像 发表于 11-23 18:13 648次阅读
    <b class='flag-5'>三星</b>D1a <b class='flag-5'>nm</b> LPDDR5X器件的EUV光刻<b class='flag-5'>工艺</b>

    Cadence EMX 3D Planar Solver 通过 Samsung Foundry 8nm LPP 工艺技术认证

    Samsung Foundry 的 8nm Low Power Plus(LPP)先进制程工艺认证。 EMX Solver 是市面上首个获得此认证的电磁(EM)求解器,成功达到三星
    的头像 发表于 11-15 15:55 431次阅读
    Cadence EMX 3D Planar Solver 通过 Samsung Foundry <b class='flag-5'>8nm</b> <b class='flag-5'>LPP</b> <b class='flag-5'>工艺</b>技术认证

    2023年10月21日芯片价格信息差《三星内存条》#采购#华强北#内存#集成电路#三星内存条#

    内存三星
    深圳市石芯电子有限公司
    发布于 :2023年10月21日 11:14:12

    #美国 #三星 美国彻底放弃卡脖子吗?美国同意三星电子向中国工厂提供设备!

    三星电子
    深圳市浮思特科技有限公司
    发布于 :2023年10月11日 13:47:16

    Vivado那些事儿:节省编译时间系列文章

    虽然想必您知道,在综合或实现阶段,增量运行可以从参考文件中读取和复制信息,但仅在某些阶段中能节省时间,如果网表发生大量更改,其中引用的内容就会减少,编译时间也会受到相应影响。
    的头像 发表于 10-09 16:48 955次阅读
    Vivado那些事儿:<b class='flag-5'>节省</b>编译<b class='flag-5'>时间</b>系列文章

    三星3nm GAA正式商业量产

    一篇拆解报告,称比特微电子的Whatsminer M56S++矿机所用的AISC芯片采用的是三星3nm GAA制程工艺。这一发现证实了三星3nm
    的头像 发表于 07-21 16:03 1054次阅读

    三星3nm良率已经超过台积电?

    目前三星在4nm工艺方面的良率为75%,稍低于台积电的80%。然而,通过加强对3nm技术的发展,三星有望在未来赶超台积电。
    的头像 发表于 07-19 16:37 3210次阅读

    三星电子2nm制程工艺计划2025年量产 2027年开始用于代工汽车芯片

    外媒在报道中提到,根据公布的计划,三星电子将在2025年开始,采用2nm制程工艺量产移动设备应用所需的芯片,2026年开始量产高性能计算设备的芯片,2027年则是利用2
    的头像 发表于 06-30 16:55 487次阅读

    三星电机提供车规级mlcc中的4种主要解决方案_贞光科技代理品牌# mlcc

    三星电机
    贞光科技
    发布于 :2023年05月30日 14:30:31

    MLCC龙头涨价;车厂砍单芯片;台积电28nm设备订单全部取消!

    %提高到70%以上。三星此前表示,已确保4nm第二代和第代的稳定良率,准备于2023年上半年量产。 此外,三星计划在2023年4月、8月、
    发表于 05-10 10:54

    KiCad 6对齐、分配和阵列功能可节省大量时间

    需要制作过孔网格怎么办?单独放置每个命令可能很乏味,因此对于这些任务,请使用对齐、分发和数组命令来节省大量时间和挫败感!
    的头像 发表于 05-05 09:08 3123次阅读