侵权投诉

DDR工作原理_DDR DQS信号的处理

2018-05-23 16:07 次阅读

DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR,其中,SDRAM 是Synchronous Dynamic Random Access Memory的缩写,即同步动态随机存取存储器。本文首先介绍了DDR工作原理及结构图,其次阐述了DDR DQS信号的处理,具体的跟随小编一起来了解一下。

DDR工作原理及结构图

DDR的基本原理

有很多文章都在探讨DDR的原理,但似乎也不得要领,甚至还带出一些错误的观点。首先我们看看一张DDR正规的时序图。

DDR工作原理_DDR DQS信号的处理

从中可以发现它多了两个信号: CLK#与DQS,CLK#与正常CLK时钟相位相反,形成差分时钟信号。而数据的传输在CLK与CLK#的交叉点进行,可见在CLK的上升与下降沿(此时正好是CLK#的上升沿)都有数据被触发,从而实现DDR。在此,我们可以说通过差分信号达到了DDR的目的,甚至讲CLK#帮助了第二个数据的触发,但这只是对表面现象的简单描述,从严格的定义上讲并不能这么说。之所以能实现DDR,还要从其内部的改进说起。

DDR工作原理_DDR DQS信号的处理

DDR内存芯片的内部结构图

这是一颗128Mbit的内存芯片,从图中可以看出来,白色区域内与SDRAM的结构基本相同,但请注意灰色区域,这是与SDRAM的不同之处。首先就是内部的L-Bank规格。SDRAM中L-Bank 存储单元的容量与芯片位宽相同,但在DDR SDRAM中并不是这样,存储单元的容量是芯片位宽的一倍,所以在此不能再套用讲解SDRAM时 “芯片位宽=存储单元容量” 的公式了。也因此,真正的行、列地址数量也与同规格SDRAM不一样了。

现在大家基本明白DDR SDRAM的工作原理了吧,这种内部存储单元容量(也可以称为芯片内部总线位宽)=2×芯片位宽(也可称为芯片I/O总线位宽)的设计,就是所谓的两位预取(2-bit Prefetch),有的公司则贴切的称之为2-n Prefetch(n代表芯片位宽)。

DDR DQS信号的处理

一、DDR 1&2&3总线概览

DDR全名为Double Data Rate SDRAM ,简称为DDR。现在DDR技术已经发展到了DDR 3,理论上速度可以支持到1600MT/s。DDR总线走线数量多,速度快,操作复杂,探测困难,给测试和分析带来了巨大的挑战。

DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度,它允许在时钟的上升沿和下降沿读出数据,因而其速度是标准SDRAM的两倍。至于地址与控制信号则与传统SDRAM相同,仍在时钟上升沿进行数据判断。

目前,许多计算机使用时钟频率为533MHz的DDR2内存,更先进的DDR2内存正在日益普及,它的时钟频率在400 MHz-800 MHz之间,新的DDR3内存的时钟频率则可以工作在800MHz-16OOMHz之间。DDR3内存芯片还有另外一个长处:更低的能耗,它的运行电压是1.5伏,低于DDR2内存芯片的1.8伏和DDR1内存芯片的2.5伏。在使用电池的设备中能够延长电池续航时间,因为能耗低,产生的热量也就少,从而对冷却的要求也就低一些。

DDR 2&3几个新增特性的含义是:ODT( On Die Termination),DDR1 匹配放在主板上,DDR2&3把匹配直接设计到DRAM芯片内部,用来改善信号品质。OCD(Off Chip Driver)是加强上下拉驱动的控制功能,通过减小DQS与/DQS(DQS是数据Strobe,源同步时钟,数据的1和0由DQS作为时钟来判断) Skew(时滞)来增加信号的时序容限(Timing Margin)。Posted CAS是提高总线利用率的一种方法。AL(Additive Latency)技术是相对于外部CAS,内部CAS执行一定的延时。

DDR工作原理_DDR DQS信号的处理

图1是DDR总线的体系结构。其中DQS是源同步时钟,在接收端使用DQS来读出相应的数据DQ,上升沿和下降沿都有效。DDR1总线,DQS是单端信号,而DDR2&3, DQS则是差分信号。DQS和DQ都是三态信号,在PCB走线上双向传输,读操作时,DQS信号的边沿在时序上与DQ的信号边沿处对齐,而写操作时,DQS信号的边沿在时序上与DQ信号的中心处对齐,参考图2,这就给测试验证带来了巨大的挑战:把“读”信号与“写”信号分开是非常困难的!

DDR工作原理_DDR DQS信号的处理

图2中,Addr/Cmd Bus意思是地址/命令总线,都是时钟的上升沿有效,其中命令由:/CS(片选),/RAS, /CAS,/WE(写使能)决定,比如:“读”命令为:LHLH,“写”命令为:LHLL等。操作命令很多,主要是NOP(空超作),Active(激活),Write,Read,Precharge (Bank关闭),Auto Refresh或Self Refresh(自动刷新或自刷新)等(细节请参考:Jedec规范JESD79)。Data Bus是数据总线,由DQS的上升沿和下降沿判断数据DQ的0与1。

二、DDR 1&2&3总线的信号完整性测试

DDR总线PCB走线多,速度快,操作时序复杂,很容易出现失效问题,为此我们经常用示波器进行DDR总线的信号完整性测试和分析,通常的测试内容包括:

1,命令信号的波形和时序参数:需要测试/RAS,/CAS,/WE,/CS的信号品质,如Vmax(最大电压值),Vmin(最小电压值),Slew Rate(斜率),Ringback(回沟)等;还需要测试相对于时钟边沿的Setup Time(建立时间)和Hold Time(保持时间)。测试相对于时钟边沿的建立时间和保持时间时,需要注意参考电平的位置和最差情况波形的捕获。如图3的/CS建立时间和保持时间的测试就没有测试出最差的建立时间和保持时间值,为此,我们需要用眼图累积的方式设法找到最差情况下的建立时间和保持时间。

DDR工作原理_DDR DQS信号的处理

2,地址信号的波形和时序参数:测试内容和测试方质和相对于时钟边沿的建立时间和保持时间的测试。

3,时钟信号的波形和抖动参数:测试建议用差分探头。波形参数包括overshoot(过冲),undershoot(下冲),Slew Rate(斜率)或Rise Time(上升时间)和Fall Time(下降时间),高低时间和Duty Cycle(占空比失真)等。时钟抖动一般只是测试Cycle-Cycle Jitter(周期到周期抖动),但是当速率超过533MT/s的DDR2&3时,则测试内容相当多,不可忽略,下表1是DDR2 667的规范参数。这些抖动参数的测试需要用专用软件实现。

DDR工作原理_DDR DQS信号的处理

4,速据信号的波形和时序参数:DQS(源同步时钟)和DQ(数据)波形参数与命令地址测试类似,测试起来比较简单,但是探测却比较复杂和困难。DDR1,DQS是单端信号,可以用单端探头测试,DDR2&3 DQS则是差分信号,建议用差分探头测试,减小探测难度。DQS和DQ的时序关系,即相对的在不同操作条件下的建立时间和保持时间关系则非常复杂,分析比较困难,图4是实际捕获的DDR2 533 DQS和DQ的波形。从图中可以看出DQS和DQ的三态(Tri-state)特征,读数据(Read Burst)和写数据(Write Burst)的DQS和DQ的相对时序特征。在我们测试时,只是捕获了这样的波形,然后测试出在“读”“写”操作时的建立时间和保持时间参数是不够的,因为数据码型是变化的,猝发长度也是变化的,只测了几个时序参数很难覆盖各种情况,更难测出最差情况。很多工程师花了一周去测试DDR,仍然测不出问题的关键点就在此处。因此我们应该用眼图的方式去测试DDR的读写时序,确保反映整体时序情况和捕获最差情况下的波形,最好能够套用串行数据的分析方法,调用模板帮助判断。

DDR工作原理_DDR DQS信号的处理

三、DR 1&2&3 “读”“写”眼图测试

基于DDR“读”“写”信号相位不同的特征,本人设计了一个软件进行“读”“写”眼图的测试分析,软件使用VEE Pro 7.5设计界面,使用VEE Pro内嵌的Matlab脚本分析数据,基于规范的AC参数设计模板,帮助工程师进行DDR信号完整性测试分析的最复杂部分即“读” “写”数据眼图的测试分析。

图5是软件界面和分析结果的一个示例,上面两福图形是用户界面。左边的是离线分析软件,用示波器同时采集DQS和DQ信号,并且存为*.CSV文件。采集时,采样率设置为20GSa/s,存储深度设置为200k以上,确保捕获足够的数据,同时被测系统运行大型的软件或MemoryTest.exe工具(此内存测试软件能够进行内存总线的加压测试,一般做系统设计的或内存设计的都有),以让总线上有足够多的数据,来增加捕获各种码型和最差情况的可能性。离线软件调用采集的波形,自动去掉三态数据,把“读”数据放在一起,把“写”数据放在一起,基于DQS的有效边沿(去掉预调整和后调整后的上升边沿和下降边沿),累积在一起形成眼图,调用模板判断信号的优劣和是否满足规范要求。

图5右上图是基于Agilent的DSO80000和54850系列示波器的在线实时分析软件界面。需要把软件安装在示波器内部,或安装在外部电脑上用LAN或GPIB到USB适配器(82357A)连接到示波器。示波器的通道1探测DQS,通道3探测DQ,被测系统上运行大型的软件或MemoryTest.exe工具。在在线软件上输入想重复捕获波形的次数,然后按“starting”进行实时数据的捕获和实时眼图的分析,软件会控制示波器捕获波形,然后分析数据,形成眼图,调用模板判断信号是否满足规范要求,然后重复下一次捕获和分析,同时把新捕获的波形累积到前面捕获的波形上面。在线软件执行的算法与离线软件类似,只是可以自动控制示波器,进行波形的多次捕获和分析,并同时把实时捕获的波形的分析结果连同以前的结果一同显示出来。

DDR工作原理_DDR DQS信号的处理

图5下面的两个波形是实际的分析结果示例,分析的是DDR2 667,测试点是在DIMM内存条上。对我们比较有意义的是左边的“写”眼图,它反映的是信号从北桥发出,通过主板较长距离传输到达DRAM接收芯片的波形,这是我们做系统设计和测试时需要得到的眼图。右图则是直接从DRAM芯片发出的信号的波形,因为测试点是在DIMM上,所以对我们只有参考价值:当在北桥测试出时序问题时,通过此波形的观察确定是主板设计的问题,还是DIMM或DRAM芯片本身的问题。如果测试点在北桥,则我们需要关注“读”眼图,而此时“写”眼图一般只有参考价值。

DDR工作原理_DDR DQS信号的处理

这个DDR“读”“写”眼图分析软件的算法是什么呢?其实很简单,如图6所示,如果直接用DQS触发DQ,则会形成比较乱的眼图,但是中间又包括需要的信息,如图中的红色圆圈周围的是“写”眼图信息,途中的黄色圆圈周围则是“读”眼图信息。而眼图之所以乱,是因为同时包括“三态”信号和“读”“写”信号,而“读” 和“写”信号的时序是矛盾的。使用 软件进行分离的处理比较容易:首先,扔掉三态信号,保留有用信息,软件设计时,检测DQS有效边沿,离DQS有效边沿较远的信号就是三态信号,扔掉它;然后,根据建立时间和保持时间的关系把“读”信号和“写”信号分成两个数据库;最后,把“读”信号数据库按DQS有效边沿放在一起形成眼图,把“写”信号数据库按DQS有效边沿放在一起形成眼图,分别调用模板产生测试结果。

四、DDR 1&2&3 模板定义

DDR规范没有定义模板,这给用眼图方式分析信号时判断信号是否满足规范要求带来挑战。为了更容易判断是否满足规范的要求,像分析一般串行信号一样分析“读”“写”眼图,本人根据Jedec规范设计了“读”“写”模板。下面以定义“写”眼图模板为例,介绍一下模板的设计方法。

图7是Jedec规范上的时序和波形参数,tDS是相对于DQS有效边沿的建立时间,tDH是相对于DQS有效边沿的保持时间,tDS相对于DQ的AC参数,tDH则相对于DQ的DC参数,不过为了测试方面的方便性,我们都可以用AC参数来定义tDS和tDH。tDS和tDH参数的测试是DDR的核心测试参数。

DDR工作原理_DDR DQS信号的处理

DDR工作原理_DDR DQS信号的处理

在Jedec规范上,我们可以查到各种速率的tDS和tDH 的规范值,比如DDR2 533,tDS 是100ps,tDH 是225ps。我们也可以查到各种速率的AC参数值,比如DDR2 533:其中,VIH(ac)min是VIH(ac)规范的最小值,VIL(ac)max是VIL(ac)规范的最大值,Vref是参考电压,对DDR1来说是1.25V,DDR2来说是0.9V,DDR3来说是0.75V。

DDR工作原理_DDR DQS信号的处理

基于tDS和tDH 和VIH(ac)min和VIL(ac)max参数,我们可以得出DDR2 533“写”眼图的模板如图8示。中间的红色区域就是模板,Setup time是tDS建立时间,Hold time是tDH 保持时间,VIH(AC)是VIH(ac)min值,VIL(AC)是VIL(ac)max值。中间的黄色线是DQS的有效边沿即有效的上升沿或下降沿。

DDR工作原理_DDR DQS信号的处理

严格按规范的话,中间的模板应该定义为横着的梯形,因为保持时间是相对于DC参数,不过用长方形可以定义一个更严格的参数要求。

五、小结

DDR是需要进行信号完整性测试的总线中最复杂的总线,不仅走线多、探测困难,而且时 序复杂,各种操作交织在一起。本文基于多年的实践经验,提供了一些测试的参考方法,尤其对 “读”“写”眼图的测试方法和模板的定义提出一种创新的观点,并设计软件实现了这种方法,希望对主板,DIMM,DRAM设计者和测试者有参考价值。

收藏 人收藏
分享:

评论

相关推荐

Vref偏移对DDR会造成什么影响?

setuptime和holdtime对我们判断时序裕量是一个比较关键的数值。一般JEDEC里面会对于....
的头像 电子设计 发表于 04-09 10:07 83次 阅读
Vref偏移对DDR会造成什么影响?

关于DDR信号的如何去判断信号质量?

通常,DDR设计完成之后 ,对信号质量并没有一个完全确定的概念,需要我们通过仿真和测试的手段去判断和....
的头像 电子设计 发表于 04-09 10:04 275次 阅读
关于DDR信号的如何去判断信号质量?

PCB设计:我们需要背钻吗?

背钻,相信从事PCB设计或加工的朋友来说不会陌生。我们知道,这个工艺现在已经比较广泛应用在10G以上....
的头像 PCB线路板打样 发表于 03-31 15:34 452次 阅读
PCB设计:我们需要背钻吗?

芯片驱动内阻是不是越小越好,上升沿的斜率是不是越陡越好?

对于我们而言,我们感观上肯定是觉得驱动越强,幅度越高,上升沿越陡是越好的,真的是这样吗??对于驱动内....
的头像 电子设计 发表于 03-31 15:29 107次 阅读
芯片驱动内阻是不是越小越好,上升沿的斜率是不是越陡越好?

DDR仿真需要提取多少频率 不同的频率对波形有何差别

DDR仿真作为一个非常普遍的仿真模块,基本上入门SI行业的人都会首先接触到。记得本人刚接触这个行业的....
的头像 39度创意研究所 发表于 03-31 14:01 80次 阅读
DDR仿真需要提取多少频率 不同的频率对波形有何差别

DDR SDRAM控制器的设计与实现

本文首先分析了DDR SDRAM的基本特征,并提出了相应的解决方案详细介绍了基于J EDEC DDR....
发表于 03-28 10:57 32次 阅读
DDR SDRAM控制器的设计与实现

DDR模块端接电阻的摆放位置需要注意些什么

第一步要做的是从仿真上去验证测试结果,我们分别对800M的时钟和地址信号做下仿真,结果的确很符合测试....
发表于 03-27 09:19 652次 阅读
DDR模块端接电阻的摆放位置需要注意些什么

关于一个一个等时不等长的DDR设计

关于DDR的设计,经历过无数项目历练的攻城狮们,肯定是很得心应手的。对于信号质量方面的改善,相信大家....
的头像 39度创意研究所 发表于 03-26 11:57 213次 阅读
关于一个一个等时不等长的DDR设计

针对DDR2和DDR3的PCB信号完整性设计介绍

本文章主要涉及到对DDR2和DDR3在PCB设计时,考虑信号完整性和电源完整性的设计事项,这些是具有....
的头像 EDA365 发表于 03-25 14:26 220次 阅读
针对DDR2和DDR3的PCB信号完整性设计介绍

Hermes SI工具如何进行封装中Serdes与DDR建模仿真?

在高速信号中,Serdes、DDR技术已经成为现阶段成熟的主流技术。无论是传统的通信业务,还是火热的....
的头像 Xpeedic芯禾科技 发表于 03-19 10:27 246次 阅读
Hermes SI工具如何进行封装中Serdes与DDR建模仿真?

NVDIMM-P内存最新技术,能够在意外断电时保留原有数据

随着 DRAM 内存容量和频率的持续增长,现有电脑内存的安全性也一直没有得到提升。近日,JEDEC固....
的头像 电子设计 发表于 03-17 17:03 2123次 阅读
NVDIMM-P内存最新技术,能够在意外断电时保留原有数据

PCB设计:DDR的调试案例

由于FPGA芯片是有关于DDR的设计指导文档,我司的PCB工程师和客户在投板前也反复确认了该DDR模....
的头像 PCB线路板打样 发表于 03-17 15:00 490次 阅读
PCB设计:DDR的调试案例

什么情况下才需要DDR信号仿真分析?

什么情况,我们需要DDR信号仿真分析呢?
发表于 03-17 07:38 0次 阅读
什么情况下才需要DDR信号仿真分析?

Longsys DDR5内存横空出世,多项实测数据首次对公众开放

此次DDR5的产品发布,涉及两款全新架构产品原型,分别是1Rank x8和2Rank x8标准型PC....
发表于 03-16 10:09 5132次 阅读
Longsys DDR5内存横空出世,多项实测数据首次对公众开放

关于IDDR与FPGA的介绍与浅析

该设计元素是专用的输入寄存器,旨在将外部双数据速率(DDR)信号接收到Xilinx FPGA中。ID....
的头像 FPGA开源工作室 发表于 03-13 09:07 462次 阅读
关于IDDR与FPGA的介绍与浅析

我们仿真DDR究竟是仿真什么

我们仿真DDR究竟是仿真什么?
发表于 03-04 07:32 0次 阅读
我们仿真DDR究竟是仿真什么

国产品牌阿斯加特推首款DDR5内存

2021年将是DDR内存技术升级换代元年,DDR5内存下半年就会正式亮相。今天国产存储品牌阿斯加特宣....
的头像 如意 发表于 02-22 16:31 815次 阅读
国产品牌阿斯加特推首款DDR5内存

DDR主要讯号及种类

内存的历史 DDR 历代规格介绍 DDR主要讯号介绍DDR种类 ...
发表于 02-22 08:02 0次 阅读
DDR主要讯号及种类

CY7C1643KV18和CY7C1645KV18静态存储器的数据手册免费下载

CY7C1643KV18和CY7C1645KV18是1.8V同步流水线SRAM,配备QDR II+架....
发表于 02-22 08:00 45次 阅读
CY7C1643KV18和CY7C1645KV18静态存储器的数据手册免费下载

DDR走线复用分析

  针对位号一致,复用走线的方式进行复用   1、首先打开要复用的PCB板,设置定位点(非常重要)把走线以及过孔建立复用模...
发表于 02-20 15:05 2626次 阅读
DDR走线复用分析

紫光国芯成功研发基于DDR4的NVDIMM-N

我们知道,传统的DDR DIMM内存是易失性的,也就是必须维持通电才能保持数据,一旦断电就都没了。
的头像 lhl545545 发表于 02-19 09:33 599次 阅读
紫光国芯成功研发基于DDR4的NVDIMM-N

历代DRAM的讯号规格演进介绍

在开始介绍 DDR 之前,首先要了解内存的功用为何。大多数的 3C 产品在运作时,会将正在使用的程式....
发表于 02-09 10:37 780次 阅读
历代DRAM的讯号规格演进介绍

Intel将全球首发DDR5、PCIe 5.0

Intel将在本季度末发布代号Ice Lake-SP的新一代至强处理器,面向单路、双路领域,首次在服....
的头像 如意 发表于 02-05 17:30 1259次 阅读
Intel将全球首发DDR5、PCIe 5.0

【紫光同创国产FPGA教程】【第十章】DDR3读写测试实验

本实验为后续使用DDR3内存的实验做铺垫,通过循环读写DDR3内存,了解其工作原理和DDR3控制器的....
的头像 FPGA技术专栏 发表于 02-05 13:27 2639次 阅读
【紫光同创国产FPGA教程】【第十章】DDR3读写测试实验

DDR SDRAM的访问特性

DDR SDRAM访问特性 DDR控制器效率对比
发表于 02-04 07:14 0次 阅读
DDR SDRAM的访问特性

尘埃落定,1月份DDR4内存合约价全面上涨

从去年11月、12月开始,内存市场变得敏感了,美光的内存工厂还出现了火灾事故,再加上全球性的半导体缺....
的头像 璟琰乀 发表于 02-03 16:59 473次 阅读
尘埃落定,1月份DDR4内存合约价全面上涨

内存已经部分涨价 供不应求会持续好多年

经过两年多的低潮期之后,内存市场已经在2020年底开始变天,价格止跌,部分产品甚至已经开始涨价了。 ....
的头像 工程师邓生 发表于 02-01 10:20 666次 阅读
内存已经部分涨价 供不应求会持续好多年

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章PL读写PS端DDR数据

PL和PS的高效交互是zynq soc开发的重中之重,我们常常需要将PL端的大量数据实时送到PS端处....
的头像 FPGA技术专栏 发表于 01-30 09:54 2761次 阅读
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章PL读写PS端DDR数据

内存的种类及发展史 DDR种类介绍

作者:GRL实验室/曾威华 Wing Tseng 在开始介绍 DDR 之前,首先要了解内存的功用为何....
的头像 电子设计 发表于 01-28 13:52 1155次 阅读
内存的种类及发展史 DDR种类介绍

DDR5的基本信号完整性 DDR5频率相关损耗和反射

2020年7月,DDR 5新标准诞生,令人兴奋的DDR5技术保证了更高的数据速率和更低的功耗。这是接....
的头像 39度创意研究所 发表于 01-22 15:29 975次 阅读
DDR5的基本信号完整性 DDR5频率相关损耗和反射

威刚将为英特尔 12 代 Alder Lake 平台开发最高 64GB 容量的 DDR5-8400 内存模组

WCCFTech 报道称,威刚(ADATA)已透露将为英特尔 12 代 Alder Lake 平台开....
的头像 工程师邓生 发表于 01-08 15:30 681次 阅读
威刚将为英特尔 12 代 Alder Lake 平台开发最高 64GB 容量的 DDR5-8400 内存模组

金泰克:致力于打造存储全产业链的发展模式

2021中国IC风云榜“年度新锐公司”征集现已启动!入围标准要求为营收过亿元的未上市、未进入IPO辅....
的头像 我快闭嘴 发表于 01-08 14:41 704次 阅读
金泰克:致力于打造存储全产业链的发展模式

内存厂商笃定DDR内存2021年反弹,价格有望上涨30%

2020年内存价格总体还是在下跌,DDR4内存也到了尾声阶段,2021年服务器市场就会率先引入DDR....
的头像 电子发烧友网工程师 发表于 01-08 10:18 1378次 阅读
内存厂商笃定DDR内存2021年反弹,价格有望上涨30%

如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

  如何调试Zynq UltraScale+ MPSoC VCU DDR控制器   Zynq UltraScale+ MPSoC VCU DDR 控制器是一...
发表于 01-07 16:02 202次 阅读
如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

16位数模转换器 (DAC) LTC2000特性简介

 LTC2000是之前Linear推出的16 位 2.5Gsps 数模转换器 (DAC) LTC20....
发表于 01-05 09:28 305次 阅读
16位数模转换器 (DAC) LTC2000特性简介

内存厂商:DDR内存2021年反弹 价格有望上涨30%

2020年内存价格总体还是在下跌,DDR4内存也到了尾声阶段,明年服务器市场就会率先引入DDR5内存....
的头像 工程师邓生 发表于 12-31 16:27 1344次 阅读
内存厂商:DDR内存2021年反弹 价格有望上涨30%

为何DDR技术至关重要?

当前,“国产化”+“新基建”是大势所趋,如何快速把握机会,满足高端芯片国产化市场需求?有哪些先进工艺....
的头像 我快闭嘴 发表于 12-30 10:19 760次 阅读
为何DDR技术至关重要?

Xilinx IDDR原语时序图的详细资料说明

传统的输入DDR解决方案或OPPOSITE_EDGE模式是通过ILOGIC模块中的单个输入实现的。 ....
发表于 12-28 17:13 115次 阅读
Xilinx IDDR原语时序图的详细资料说明

Xilinx 7系列FPGA SelectIO IDDR的操作模式详细概述

在7系列设备的ILOGIC block中有专属的registers来实现input double-d....
发表于 12-28 17:13 133次 阅读
Xilinx 7系列FPGA SelectIO  IDDR的操作模式详细概述

一个月内DDR内存价格涨幅已超10%

年底了,很多人要升级或者装新电脑了,对现在的内存价格满意吗?今年的DDR4内存整体是比较便宜,不过下....
的头像 如意 发表于 12-28 11:21 427次 阅读
一个月内DDR内存价格涨幅已超10%

LPDDR5到底是什么

选择合适的存储器解决方案是满足目标系统对各种应用(从云计算和人工智能 (AI),再到汽车和移动应用)....
发表于 12-24 12:12 144次 阅读
LPDDR5到底是什么

如何分辨SDR和DDR

传统的 SDR SDRAM 只能在信号的上升沿进行数据传输,而 DDR SDRAM 却可以在信号的上....
发表于 12-23 11:38 111次 阅读
如何分辨SDR和DDR

英特尔新一代傲腾持久内存推出,将兼容DDR5 DIMM形态

在今年的内存与存储日活动上,Intel不但推出了基于144层QLC NAND闪存的企业级SSD D7....
的头像 牵手一起梦 发表于 12-18 15:05 918次 阅读
英特尔新一代傲腾持久内存推出,将兼容DDR5 DIMM形态

DDR5最大优势是容量而非速度

DDR4内存条的价格已经很便宜了,2021年就会有DDR5内存上市了,虽然初期主要面向数据中心市场,....
的头像 璟琰乀 发表于 12-12 10:35 924次 阅读
DDR5最大优势是容量而非速度

如何才能解决DDR电路电磁辐射

在设计带有 DDR 的主板时,设计 PCB 最难的莫过于 DDR 信号走线的设计。好的设计走线,可以....
发表于 12-08 16:12 76次 阅读
如何才能解决DDR电路电磁辐射

关于四层板PCB设计阻抗匹配的要求和建议

最近设计了一块四层板pcb,因为是高速电路,有阻抗匹配的要求,所以在发给pcb板厂打样时,特定指定了....
的头像 PCB线路板打样 发表于 12-07 12:08 2458次 阅读
关于四层板PCB设计阻抗匹配的要求和建议

嘉合劲威将在2021年率先实现DDR5内存量产

拥有光威和阿斯加特品牌的嘉合劲威宣布率先全面布局 DDR5 内存模组,有望在 2021 Q2 推出单....
的头像 璟琰乀 发表于 12-02 16:04 440次 阅读
嘉合劲威将在2021年率先实现DDR5内存量产

DDR5内存明年起步:普及关键看Intel

最近一段时间,内存的价格还在跌,200元内的8GB DDR4内存条有大把选择,从某种程度上来说,DD....
的头像 璟琰乀 发表于 11-24 14:14 905次 阅读
DDR5内存明年起步:普及关键看Intel

这个案例的出错水平属于哪个段位呢?

公众号:高速先生 B站:一博科技(短视频分享技术干货) 作者:黄刚 众所周知,....
的头像 高速先生 发表于 11-23 11:46 589次 阅读
这个案例的出错水平属于哪个段位呢?

DDR的三大关键技术详解

差分时钟是DDR的一个非常重要的设计,是对触发时钟进行校准,主要原因是DDR数据的双沿采样。
发表于 11-05 10:47 619次 阅读
DDR的三大关键技术详解

DDR布局的要求有哪些?

       DDR:Double Date Rate 双倍速率同步动态随机存储器。        &nb...
发表于 10-30 06:53 202次 阅读
DDR布局的要求有哪些?

ASIC设计方案提供商灿芯半导体为NVDIMM OEM提供控制器芯片方案

此前,国际领先的定制化芯片(ASIC)设计方案提供商及DDR控制器和物理层IP供应商灿芯半导体(上海....
发表于 10-28 16:20 444次 阅读
ASIC设计方案提供商灿芯半导体为NVDIMM OEM提供控制器芯片方案

美光率先量产LPDDR5内存,小米10首发

LPDDR(Low Power Double Data Rate )是JEDEC固态技术协会面向低功....
的头像 inr999 发表于 10-27 11:40 1028次 阅读
美光率先量产LPDDR5内存,小米10首发

DDR 184pin卧式插板的数据手册免费下载

本文档的主要内容详细介绍的是DDR 184pin卧式插板的数据手册免费下载。
发表于 10-26 08:00 110次 阅读
DDR 184pin卧式插板的数据手册免费下载

DDR5内存即将到来!

近几个月来,有关下一代DDR内存的讨论一直沸沸扬扬,因为制造商们一直在展示各种各样的测试模块,为推出....
的头像 inr999 发表于 10-23 15:11 1230次 阅读
DDR5内存即将到来!

硬件失效的主要原因是什么

你是否长时间纠缠于线路板的失效分析?你是否花费大量精力在样板调试过程中?你是否怀疑过自己的原本正确的....
发表于 10-17 11:00 613次 阅读
硬件失效的主要原因是什么

SDRAM与DDR有什么区别

SDRAM从SDR到DDR再到DDR2一路走来,又都产生了什么样的变化,又都在哪些方面进行了改进,带....
的头像 电子发烧友网工程师 发表于 09-26 11:47 715次 阅读
SDRAM与DDR有什么区别

关于 DDR时序约束常见的ERROR问题

DDR时序约束常见的ERROR 时钟约束,在约束的模块中未找到定义的变量,这个一般是在IP核例化中出现,需要把原始文件加...
发表于 09-21 10:48 404次 阅读
关于 DDR时序约束常见的ERROR问题

【正点原子FPGA连载】第十五章AXI4接口之DDR读写实验--领航者ZYNQ之嵌入式开发指南

1)实验平台:正点原子领航者ZYNQ开发板 2)平台购买地址: 3)全套实验源码+手册+视频下载地址: 4)对正点原子FPGA...
发表于 09-04 11:10 303次 阅读
【正点原子FPGA连载】第十五章AXI4接口之DDR读写实验--领航者ZYNQ之嵌入式开发指南

Nexys DDR 4实现错误SDK的解决办法?

大家下午好,我需要你的帮助我是新手,我正在努力完成微博启动指南 - >   -started- With-microblaze / start,我到...
发表于 08-27 11:35 101次 阅读
Nexys DDR 4实现错误SDK的解决办法?

FAN5236 宽输入电压范围双通道输出/ DDR PWM / PFM控制器

6 PWM控制器为两个可调输出电压提供高效率和调节功能,范围为0.9V至5.5V,用于为高性能笔记本电脑,PDA和Internet设备中的I / O,芯片组,存储器库供电。同步整流和轻载时的滞后运行为大量不同负载提供了高效率。如果所有负载水平都需要PWM模式,滞后模式可在每个PWM转换器上单独禁用。通过使用MOSFET RDS(ON 前馈斜坡调制,平均电流模式控制机制以及内部反馈补偿等功能实现了负载瞬态快速响应。具有180度相位偏移动异相操作减少了输入电流纹波。控制器可通过激活专用引脚,转变成完整的DDR存储器电源解决方案。在DDR模式中,一个通道跟踪另一通道的输出电压并提供输出灌电流和源功能,这对于DDR芯片正确加电至关重要。还提供了此类存储器所需的缓冲参考电压.FAN5236监控这些输出,在软启动完成且输出在其设定点的±10%内时生成独立的PGx(电源正常)信号。内置过压保护可防止输出电压超过其设定点的120%。过压条件停止后,会自动恢复正常操作。当此输出在其软启动序列完成后降至其设定值的75%以下时,欠压保护会闩锁芯片。可调过流功能通过感测较低MOSFET两端的压降来监控输出电流。需要精确电流感测时,可使...
发表于 04-18 22:35 136次 阅读
FAN5236 宽输入电压范围双通道输出/ DDR PWM / PFM控制器

FAN5026 双输出/ DDR PWM控制器

6 PWM控制器为两个输出电压提供高效率的调节,可调范围从0.9v至5.5V,这是高性能计算机,机顶盒以及VGA卡中的电源I / O,芯片组,存储器库所必需的。同步整流有利于在较宽的负载范围内获得高效率。如果使用MOSFETR DS(ON)作为电流感测组件,效率还可进一步提高。斜坡调制,平均电流模式控制机制以及内部反馈补偿等功能实现了负载瞬态快速响应。具有180°相位偏移的异相操作减少了输入电流纹波。控制器可通过激活专用引脚,转变成完全的DDR存储器电源解决方案。在DDR模式中,一个通道跟踪另一通道的输出电压并提供输出灌电流和源功能,这对于DDR芯片正确加电至关重要。还提供了此类存储器所需的缓冲参考电压.FAN5026监控这些输出,并在软启动完成并输出在其设定点的±10%内时生成独立的PGx(电源正常)信号。压保护可防止输出电压超过其设定点的120%。过压条件停止后,会自动恢复正常操作。当输出在其软启动序列完成后降至其设定值的75%以下时,欠压保护会闩锁芯片。可调过流功能通过感测较低MOSFET两端的压降来监控输出电流。需要精确电流感测时,可使用外部电流感测电阻。 特性 高灵活性,双同步开关PWM控...
发表于 04-18 22:35 174次 阅读
FAN5026 双输出/ DDR PWM控制器

NCP51403 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

03是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51403保持快速瞬态响应,仅需要20 uF的最小输出电容。 NCP51403支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51403还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载瞬态响应 PGOOD - 监控VTT规则的逻辑输出引脚 VRI - 参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 EN - 关闭模式的逻辑输入引脚 内置 - 欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 机顶盒,液晶电视/等离子电视,复印机/打印机 台式电脑,笔记本电脑和工作站 电路图、引脚图和封装图...
发表于 04-18 21:45 75次 阅读
NCP51403 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51510 ±3A吸收/源DDR终端稳压器

10是一款源/汇双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51510保持快速瞬态响应,并且只需要10uF的最小VTT负载电容即可实现输出稳定性。 NCP51510支持远程感应和DDR VTT总线终端的所有电源要求。 NCP51510还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 NCP51510采用热效率高的DFN10裸露焊盘封装,额定绿色和无铅。 特性 支持最高3 A的负载(典型值) ),输出是过流保护 DDRI,DDRII,DDRIII源/接收电流 具有热关断保护功能的集成MOSFET PGOOD输出引脚监视VTT输出调节状态 SS输入引脚用于暂停关闭模式 灵活电压跟踪的VRI输入参考 用于遥感的VTTS输入(开尔文连接) 内置软启动,欠压锁定 应用 DDR内存终端 台式电脑,笔记本电脑和工作站 服务器和网络设备 电信/数据通信,GSM基站 图形处理器核心耗材 机顶盒,LCDTV / PDPTV,复印机/打印机 为芯片组/ RAM提供低至0.5 V的电源 有源/汇总总线终端 电路图、引脚图和封装图...
发表于 04-18 21:45 87次 阅读
NCP51510 ±3A吸收/源DDR终端稳压器

NCP51400 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

00是一款源/汇双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素.NCP51400保持快速瞬态响应,仅需要最小的输出电容20 F. NCP51400支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51400还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1 V至3.5 V 快速负荷瞬态响应 PGOOD - 监视VTT规则的逻辑输出引脚 EN - 关闭模式的逻辑输入引脚 VRI - 参考输入允许灵活的输入跟踪直接或通过电阻分频器 内置软启动,欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 台式电脑,笔记本电脑和工作站 电信/数据通信,GSM基站 机顶盒,液晶电视/等离子电视,复印机/打印机 电路图、引脚图和封装图...
发表于 04-18 21:42 107次 阅读
NCP51400 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51200 用于DDR1 DDR2 DDR3 LPDDR3 DDR4的3A源/汇VTT终端稳压器

00是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51200保持快速瞬态响应,仅需要20 uF的最小输出电容。 NCP51200支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51200还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 NCP51200采用热效率高的DFN10裸露焊盘封装,额定绿色和无铅。 特性 输入电压轨:支持2.5和3.3 V Rails PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载 - 瞬态响应 PGOOD-Logic输出引脚监控VTT规则 关闭模式的EN-Logic输入引脚 VRI参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 遥感(VTTS) ) 内置软启动,欠压锁定和过流限制 应用 终端产品 DDR内存终止 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 有源总线终端 台式电脑,笔记本电脑和工作站 服务器和网络设备 机顶盒,液晶电视/ PDP-电视,复印机/打印机 电路图、引脚图和封装图...
发表于 04-18 21:42 105次 阅读
NCP51200 用于DDR1 DDR2 DDR3 LPDDR3 DDR4的3A源/汇VTT终端稳压器

NCP51401 3安培VTT端接稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

01是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51401保持快速瞬态响应,仅需要20 F的最小输出电容.NCP51401支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51401还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载瞬态响应 PGOOD - 监控VTT规则的逻辑输出引脚 VRI - 参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 EN - 关闭模式的逻辑输入引脚 内置 - 欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 机顶盒,液晶电视/等离子电视,复印机/打印机 台式电脑,笔记本电脑和工作站 电路图、引脚图和封装图...
发表于 04-18 21:42 140次 阅读
NCP51401 3安培VTT端接稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51402 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

02是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51402保持快速瞬态响应,仅需要20μF的最小输出电容。 NCP51402支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51402还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载瞬态响应 PGOOD - 监控VTT规则的逻辑输出引脚 VRI - 参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 EN - 关闭模式的逻辑输入引脚 内置 - 欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 机顶盒,液晶电视/等离子电视,复印机/打印机 台式电脑,笔记本电脑和工作站 电路图、引脚图和封装图...
发表于 04-18 21:41 139次 阅读
NCP51402 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51199 2安培DDR终端稳压器

99是一款线性稳压器,旨在为DDR-2和DDR-3存储器应用提供稳定的VTT端接电压。稳压器能够为DDR-2和DDR-3主动提供和吸收+ -2A峰值电流高达+ -1.5A,同时将VTT输出电压调节到+ -10mV。输出端接电压通过连接到PVCC,GND和VREF引脚的两个外部分压电阻调节到跟踪VDDQ2。 特性 支持DDR2 VTT端接至2 A,DDR3至1.5 A(峰值 在1.2 A(峰值)下支持低至600 mV的DDR VTT电压 集成功率MOSFET VTT输出上的10uF陶瓷电容稳定 FullLoad的高精度VTT输出 快速瞬态响应 内置软启动 待机或挂起模式关机 集成散热和CurrentLimit保护 应用 DDR2 / DDR3的SDRAM端接电压 主板,笔记本电脑和VGA卡内存终止 机顶盒,数字电视,打印机 电路图、引脚图和封装图...
发表于 04-18 21:41 87次 阅读
NCP51199 2安培DDR终端稳压器

NCP51198 1.5 DDR终端稳压器

98是一款简单,经济高效的高速线性稳压器,专为DDR-I,DDR-II和DDR-III存储器生成VTT终端电压轨。稳压器能够为DDR-I主动提供或吸收高达-1.5 A,或者DDR-II高达-0.5 A,-III,同时将输出电压调节到-30 mV以内。 特性 生成DDR存储器终端电压(VTT) 对于DDRI,DDRII,DDRIII源/接收电流 支持DDRI至1.5 A,DDRII至0.5 A(峰值) 具有热保护功能的集成功率MOSFET 使用10UF陶瓷VTT电容器稳定 FullLoad时的高精度输出电压 最小外部元件数 关机待机或暂停至RAM(STR)模式 内置软启动 机顶盒,数字电视,打印机 应用 台式电脑,笔记本电脑和工作电台 显卡DDR内存终端 嵌入式系统 有源总线终端 电路图、引脚图和封装图...
发表于 04-18 21:41 77次 阅读
NCP51198 1.5 DDR终端稳压器

NCP51145 1.8A源/汇VTT DDR终端稳压器

45是一款线性稳压器,旨在为DDR-II,DDR-III,LPDDR-III和DDR-IV存储器应用提供稳定的VTT端接电压。稳压器能够主动提供和吸收±1.8 A峰值电流,同时将输出电压调节到±20 mV以内。输出端接电压通过连接到PVCC,GND和VREF引脚的两个外部分压电阻进行调节,以跟踪VDDQ / 2.NCP51145集成了一个高速差分放大器,可对线路和负载瞬态提供超快速响应。其他功能包括源/灌电流限制,软启动和片上热关断保护。 特性 对于DDR VTT应用,源/汇电流 支持DDR-II至±1.8 A,DDR-III至±1.5 A 支持LPDDR-III和DDR-IV至±1.2 A 使用仅陶瓷(极低ESR)电容器稳定 集成电源MOSFETs 满载时的高精度VTT输出 快速瞬态响应 内置软件-Start 关机待机或挂起模式 集成热量和限流保护 应用 终端产品 DDR-II / DR-III / DDR-IV SDRAM端接电压 低功耗DDR-3LP 主板,笔记本电脑和VGA卡内存终止 机顶盒,数字电视,打印机 电路图、引脚图和封装图...
发表于 04-18 21:41 122次 阅读
NCP51145 1.8A源/汇VTT DDR终端稳压器

NCP51190 1.5安培DDR终端稳压器

90是一款简单,经济高效的高速线性稳压器,专为DDR-I,DDR-II和DDR-III存储器生成VTT终端电压轨。稳压器能够为DDR-I主动提供或吸收高达-1.5 A A,或者DDR-II高达-0.5 A,-III,同时将输出电压调节到+ -30 mV。 特性 生成DDR存储器终端电压(VTT) 对于DDRI,DDRII,DDRIII源/汇电流 支持DDRI至1.5 A,DDRII至0.5 A(峰值) 带热保护的集成功率MOSFET 使用10UF陶瓷VTT电容器稳定 高精度输出FullLoad的电压 最小的外部元件数 关机待机或暂停至RAM(STR)模式 内置软启动 应用 台式电脑,笔记本电脑和工作站 嵌入式系统 显卡DDR内存终端 机顶盒,数字电视,打印机 有源总线终端 电路图、引脚图和封装图...
发表于 04-18 21:40 203次 阅读
NCP51190 1.5安培DDR终端稳压器

FAN23SV04TAMPX 4 A同步降压调节器 实现DDR终止

V04TAMPX是一款极为高效的集成式同步降压调节器,适合DDR终止电轨等跟踪应用.V DDQ 输入包括一个可以减少总电路尺寸和元件数量的内部2 :1电阻分压器。该调节器在7 V到18 V的输入电压范围内工作,并支持4 A的连续负载电流。如果V IN ,P VIN 和P VCC 连接在一起,绕开内部线性调节器,则该器件可以在5V电轨(±10%)下工作。该器件采用飞兆恒定导通时间控制结构,可提供出色的瞬态响应,并保持相对恒定的开关频率。开关频率和吸收过流保护功能可配置,为各种应用提供灵活的解决方案。输出过压和热关断保护功能可以保护器件在故障期间免受损害。热关断功能被激活后,达到正常工作温度时,滞后功能会重新启动器件。 特性 V IN 范围:在7 V到18 V时使用内部线性偏压稳压器 V IN 范围:4.5 V至5.5 V时,V IN / P VIN / P VCC 连接到旁路内部调节器 高效率 连续输出电流:4 A 内部线性偏压稳压器 内部V DDQ 电阻分压器 出色的线路和负载瞬态响应 输出电压范围:0.5V至1.5V 可编程频率:200kHz到1.5MHz 可配置软...
发表于 04-18 21:09 105次 阅读
FAN23SV04TAMPX 4 A同步降压调节器 实现DDR终止

TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

信息描述 The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP™ Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-µF (2 × 10 µF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and dischargin...
发表于 04-18 20:05 286次 阅读
TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

TPS54116-Q1 具有 4A/2MHz VDDQ DC/DC 转换器、1A VTT LDO 和 VTTREF 的汽车类 DDR 电源解决方案

信息描述 TPS54116-Q1 器件是一款功能全面的 6V、4A 同步降压转换器,其配有两个集成型 MOSFET 以及带 VTTREF 缓冲参考输出的 1A 拉/灌电流双倍数据速率 (DDR) VTT 终端稳压器。TPS54116-Q1 降压稳压器通过集成 MOSFET 和减小电感尺寸来最大限度减小解决方案尺寸,开关频率最高达 2.5MHz。开关频率可设置在中波频段以上以满足噪声敏感型 应用 的需求,而且能够与外部时钟同步。同步整流使频率在整个输出负载范围内保持为固定值。效率通过集成 25mΩ 低侧 MOSFET 和 33mΩ 高侧 MOSFET 得到了最大限度的提升。逐周期峰值电流限制在过流状态下保护器件,并且可通过 ILIM 引脚上的电阻进行调整,从而针对小尺寸电感进行优化。VTT 终端稳压器仅利用 2 × 10µF 的陶瓷输出电容即可保持快速瞬态响应,从而减少外部组件数量。TPS54116-Q1 使用 VTT 进行远程感测,从而实现最佳的稳压效果。该器件可利用使能引脚进入关断模式,从而使电源电流降至 1µA。欠压闭锁阈值可通过任一使能引脚上的电阻网络进行设置。VTT 和 VTTREF 输出被 ENLDO 禁用时会进行放电。该器件具备全集成特性,并且采用小尺...
发表于 04-18 20:05 203次 阅读
TPS54116-Q1 具有 4A/2MHz VDDQ DC/DC 转换器、1A VTT LDO 和 VTTREF 的汽车类 DDR 电源解决方案

TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

信息描述 TPS53317A 器件是一款设计为主要用于 DDR 终端的集成场效应晶体管 (FET) 同步降压稳压器。 它能够提供一个值为 ½ VDDQ的经稳压输出,此输出具有吸收电流和源电流功能。TPS53317A 器件采用 D-CAP+ 运行模式,简单易用,所需外部组件数较少并可提供快速瞬态响应。 该器件还可用于其他电流要求高达 6A 的负载点 (POL) 稳压应用。此外,该器件支持具有严格电压调节功能的 6A 完整灌电流输出。该器件具有两种开关频率设定值(600kHz 和 1MHz),可提供集成压降支持、外部跟踪功能、预偏置启动、输出软放电、集成自举开关、电源正常功能、V5IN 引脚欠压锁定 (UVLO) 保护功能,支持采用陶瓷和 SP/POSCAP 电容。 该器件支持的输入电压最高可达 6V,而输出电压在 0.45V 至 2.0V 范围内可调。TPS53317A 器件采用 3.5mm × 4mm 20 引脚超薄四方扁平无引线 (VQFN) 封装(绿色环保,符合 RoHS 标准并且无铅),其中应用了 TI 专有的集成 MOSFET 和封装技术,其额定运行温度范围为 –40°C 至 85°C。特性 采用 TI 专有的集成金属氧化物半导体场效应晶体管 (MOSFET) 和封装技术支持 DDR 内存...
发表于 04-18 20:05 138次 阅读
TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

信息描述 TPS51716 用最少总体成本和最小空间提供一个针对 DDR2,DDR3,DDR3L 和 LPDDR3 内存系统的完整电源。 它集成了同步降压稳压器控制器 (VDDQ),此控制器具有 2A 灌电流/拉电流跟踪 LDO (VTT) 和经缓冲的低噪声基准 (VTTREF)。 TPS51716 采用与 500kHz 或 670kHz 工作频率相耦合的 D-CAP2™ 模式,此模式在无需外部补偿电路的情况下可支持陶瓷输出电容器。 VTTREF 跟踪 VDDQ/2 的精度高达 0.8%。 能够提供 2A 灌电流/拉电流峰值电流功能的 VTT 只需 10μF 的陶瓷电容器。 此外,此器件特有一个专用的 LDO 电源输入。TPS51716 提供丰富、实用的功能以及出色的电源性能。 它支持灵活功率级控制,将 VTT 置于 S3 中的高阻抗状态并在 S4/S5 状态中将 VDDQ,VTT 和 VTTREF 放电(软关闭)。 它包括具有低侧 MOSFET RDS(接通)感测的可编程 OCL,OVP/UVP/UVLO 和热关断保护。TPS51716 从 TI 出厂时采用 20引脚,3mm x 3mm QFN 封装并且其额定环境温度范围介于 -40°C 至 85°C 之间。特性 同步降压控制器 (VDDQ)转换电压范围:3V 至 28V输出...
发表于 04-18 20:05 527次 阅读
TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

信息描述 The TPS51216 provides a complete power supply for DDR2, DDR3 and DDR3L memory systems in the lowest total cost and minimum space. It integrates a synchronous buck regulator controller (VDDQ) with a 2-A sink/source tracking LDO (VTT) and buffered low noise reference (VTTREF). The TPS51216 employs D-CAP™ mode coupled with 300 kHz/400 kHz frequencies for ease-of-use and fast transient response. The VTTREF tracks VDDQ/2 within excellent 0.8% accuracy. The VTT, which provides 2-A sink/source peak current capabilities, requires only 10-μF of ceramic capacitance. In addition, adedicated LDO supply input is available.The TPS51216 provides rich useful functions as well as excellent power supply performance. It supports flexible power state control, placing VTT at high-Z in S3 and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 state. Programmable OCL with low-side MOSFET RDS(...
发表于 04-18 20:05 276次 阅读
TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

TPS51116 DDR1、DDR2、DDR3 转换开关和 LDO

信息描述The TPS51116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18,DDR3/SSTL-15, and LPDDR3 memory systems. It integrates a synchronous buckcontroller with a 3-A sink/source tracking linear regulator and buffered lownoise reference. The TPS51116 offers the lowest total solution cost in systemswhere space is at a premium. The TPS51116 synchronous controller runs fixed400-kHz, pseudo-constant frequency PWM with an adaptive on-time control that canbe configured in D-CAP Mode for ease of use and fastest transient response or incurrent mode to support ceramic output capacitors. The 3-A sink/source LDOmaintains fast transient response only requiring 20-μF (2 × 10 μF) of ceramicoutput capacitance. In addition, the LDO supply input is available externally tosignificantly reduce the total power losses. The TPS51116 supports all of thesleep state controls placing VTT at high-Z in S3 (suspend to RAM) an...
发表于 04-18 20:05 217次 阅读
TPS51116 DDR1、DDR2、DDR3 转换开关和 LDO

TPS51206 具有适用于 DDR2/3/3L/4 的 VTTREF 缓冲参考输出的 2A 峰值灌/拉电流 DDR 终端稳压器

信息描述 TPS51206 是一款具有 VTTREF 缓冲参考输出的灌/拉电流双倍数据速率 (DDR) 终端稳压器。该器件专门针对低输入电压、低成本、低外部元件数的空间受限类系统而设计。TPS51206 可保持快速的瞬态响应,并且仅需 1 个 10µF 的陶瓷输出电容。TPS51206 支持远程感测功能,并且可满足 DDR2、DDR3 和低功耗 DDR3 (DDR3L) 及 DDR4 VTT 总线的所有电源要求。VTT 具有 ±2A 峰值电流能力。该器件支持所有 DDR 电源状态,在 S3 状态下将 VTT 置于高阻态(挂起到 RAM);在 S4/S5 状态下使 VTT 和 VTTREF 放电(挂起到磁盘)。TPS51206 采用 10 引脚、2mm × 2mm SON (DSQ) PowerPAD封装,额定工作温度范围为 –40°C 至 85°C。特性 电源输入电压:支持 3.3V 和 5V 电源轨 VLDOIN 输入电压范围:VTT+0.4V 至 3.5V VTT 端接稳压器输出电压范围:0.5V 至 0.9V 2A 峰值灌电流和拉电流 仅需 10μF 的多层陶瓷电容 (MLCC) 输出电容 ±20mV 精度VTTREF 缓冲参考输出VDDQ/2 ± 1% 精度 10mA 灌/拉电流支持高阻态(S3 状态)和软停止(S4 和 S5 状态),通过 ...
发表于 04-18 20:05 436次 阅读
TPS51206 具有适用于 DDR2/3/3L/4 的 VTTREF 缓冲参考输出的 2A 峰值灌/拉电流 DDR 终端稳压器