0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Platform 中的多项工具已通过TSMC最新版5nm FinFET 和 7nm FinFET Plus 工艺的认证

电子工程师 来源:网络整理 作者:工程师d 2018-05-17 15:19 次阅读

Mentor, a Siemens business 宣布,该公司 Calibre® nmPlatform 和 Analog FastSPICE (AFS™) Platform 中的多项工具已通过TSMC最新版5nm FinFET 和 7nm FinFET Plus 工艺的认证。Mentor 同时宣布,已更新了 Calibre nmPlatform 工具,可支持TSMC的晶圆堆叠封装 (WoW)技术。Mentor 的工具和 TSMC 的新工艺将协助双方共同客户更快地为高增长市场提供芯片创新。

TSMC 设计基础架构营销部资深总监 Suk Lee 表示:“Mentor 通过提供更多功能和解决方案来支持我们最先进的工艺,持续为TSMC 生态系统带来了更高的价值。通过为我们的新工艺提供不断创新的先进电子设计自动化 (EDA) 技术,Mentor 再次证明了对 TSMC 以及我们的共同客户的承诺。”

Mentor 增强工具功能,以支持 TSMC 5nm FinFET 和 7nm FinFET Plus 工艺

Mentor 与 TSMC 密切合作,针对 TSMC 的 5nm FinFET 和 7nm FinFET Plus 工艺,对 Mentor 的 Calibre nmPlatform 中的各种工具进行认证,其中包括 Calibre nmDRC™、Calibre nmLVS™、Calibre PERC™、Calibre YieldEnhancer 和 Calibre xACT™。这些 Calibre 解决方案现已新增测量与检查功能,包括但不限于支持与 TSMC 共同定义的极紫外 (EUV) 光刻技术要求。Mentor 的 Calibre nmPlatform 团队还与 TSMC 合作,通过增强多 CPU 运行的可扩展性,来改善物理验证运行时的性能,进而提高生产率。Mentor 的 AFS 平台,包括 AFS Mega 电路仿真器,现在也获得TSMC 的 5nm FinFET 和 7nm FinFET Plus 工艺的认证。

Mentor 增强工具功能,以支持 TSMC 的 WoW 晶圆堆叠技术

Mentor 在其 Calibre nmPlatform 工具中新增了几项增强功能,以支持 WoW 封装技术。增强功能包括适用于带背面硅通孔 (BTSV) 的裸片的 DRC 和 LVS Signoff、芯片到芯片的接口对齐与连通性检查以及芯片到封装堆叠的接口对齐与连通性检查。其他增强功能还包括背面布线层、硅通孔 (TSV) 中介层以及接口耦合的寄生参数提取。

Calibre Pattern Matching,可支持 TSMC 7nm SRAM 阵列检查实用工具

Mentor 与 TSMC 密切合作,将 Calibre Pattern Matching 与 TSMC 的 7nm SRAM 阵列检查实用工具进行整合。该流程有助于客户确保其构建的 SRAM 实现可满足工艺需要。借助这种自动化,客户即能成功流片。SRAM 阵列检查实用工具可供 TSMC 7nm工艺的客户使用。

Mentor, a Siemens business 副总裁兼Design to Silicon 部门总经理 Joe Sawicki 表示:“TSMC 持续不断地开发创新晶圆工艺,使我们的共同客户能够向市场推出许多世界上最先进的 IC,我们不仅为 Mentor 的平台能率先获得 TSMC 最新工艺的认证感到自豪,也为我们能与 TSMC 紧密合作,携手开发新技术以协助客户加速硅片生产的目标感到自豪。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    446

    文章

    47675

    浏览量

    408695
  • sram
    +关注

    关注

    6

    文章

    741

    浏览量

    113859
收藏 人收藏

    评论

    相关推荐

    2024年全球与中国7nm智能座舱芯片行业总体规模、主要企业国内外市场占有率及排名

    、产量、销量、需求量、销售收入等数据,2019-2030年) 第4章:全球7nm智能座舱芯片主要地区分析,包括销量、销售收入等 第5章:全球7nm智能座舱芯片主要厂商基本情况介绍,包括公司简介、
    发表于 03-16 14:52

    一文详解芯片的7nm工艺

    芯片的7nm工艺我们经常能听到,但是7nm是否真的意味着芯片的尺寸只有7nm呢?让我们一起来看看吧!
    的头像 发表于 12-07 11:45 1994次阅读
    一文详解芯片的<b class='flag-5'>7nm</b><b class='flag-5'>工艺</b>

    FinFET工艺之self-heating概念介绍

    当做到FinFET工艺时才了解到这个名词,在平面工艺时都没有接触SHE(self-heating effect)这个概念。为什么到FinFET下开始需要注意SHE的影响了呢?下面参考一
    的头像 发表于 12-07 09:25 768次阅读
    <b class='flag-5'>FinFET</b><b class='flag-5'>工艺</b>之self-heating概念介绍

    22nm技术节点的FinFET制造工艺流程

    引入不同的气态化学物质进行的,这些化学物质通过与基材反应来改变表面。IC最小特征的形成被称为前端制造工艺(FEOL),本文将集中简要介绍这部分,将按照如下图所示的 22 nm 技术节点制造 F
    的头像 发表于 12-06 18:17 1359次阅读
    22<b class='flag-5'>nm</b>技术节点的<b class='flag-5'>FinFET</b>制造<b class='flag-5'>工艺</b>流程

    台积电7nm制程降幅约为5%至10%

    据供应链消息透露,台积电计划真正降低其7nm制程的价格,降幅约为5%至10%。这一举措的主要目的是缓解7nm制程产能利用率下滑的压力。
    的头像 发表于 12-01 16:46 527次阅读

    22nm平面工艺流程介绍

    今天分享另一篇网上流传很广的22nm 平面 process flow. 有兴趣的可以与上一篇22nm gate last FinFET process flow 进行对比学习。 言归正传,接下来介绍平面
    的头像 发表于 11-28 10:45 5411次阅读
    22<b class='flag-5'>nm</b>平面<b class='flag-5'>工艺</b>流程介绍

    新思科技设备在台积电流片2nm芯片

    《半导体芯科技》编译 来源:EENEWS EUROPE 新思科技(Synopsys)表示,其客户已在台积电2nm工艺上流片了多款芯片,同时对模拟和数字设计流程进行了认证。 新思科技表示,台积电2
    的头像 发表于 10-08 16:49 298次阅读

    首款国产车规7nm芯片量产上车

    ​首搭国内首款自研车规级7nm量产芯片“龙鹰一号”,魅族车机系统首发上车。
    的头像 发表于 09-14 16:12 509次阅读

    来看看“不约而同”的2nm时间轴进程

    作为行业老大,台积电称将如期在2025年上线2nm工艺,2025年下半年进入量产。2nm可谓是台积电的一个重大节点,该工艺将采用纳米片晶体管(Nanosheet),取代
    的头像 发表于 08-07 16:22 480次阅读

    Cadence 数字、定制/模拟设计流程通过认证,Design IP 现已支持 Intel 16 FinFET 制程

    流程现已通过 Intel 16 FinFET 工艺技术认证,其 Design IP 现可支持 Intel Foundry Services(IFS)的此
    的头像 发表于 07-14 12:50 402次阅读
    Cadence 数字、定制/模拟设计流程<b class='flag-5'>通过</b><b class='flag-5'>认证</b>,Design IP 现已支持 Intel 16 <b class='flag-5'>FinFET</b> 制程

    揭秘半导体制程:8寸晶圆与5nm工艺的魅力与挑战

    在探讨半导体行业时,我们经常会听到两个概念:晶圆尺寸和工艺节点。本文将为您解析8寸晶圆以及5nm工艺这两个重要的概念。
    的头像 发表于 06-06 10:44 1567次阅读
    揭秘半导体制程:8寸晶圆与<b class='flag-5'>5nm</b><b class='flag-5'>工艺</b>的魅力与挑战

    三大顶流半导体厂商高端工艺逐鹿,你更看好谁

    在代工行业,采用先进的工艺节点更能带来明显的成本竞争优势。2020年,台积电(TSMC)是业界唯一同时使用7nm5nm工艺节点用于IC制造
    的头像 发表于 05-20 14:58 650次阅读

    Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示

    Cadence 112G-ELR SerDes IP 系列产品的新成员。在后摩尔时代的趋势下,FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小,进一步采用系统级封装设
    发表于 05-19 16:25 797次阅读
    Cadence 发布面向 <b class='flag-5'>TSMC</b> 3<b class='flag-5'>nm</b> <b class='flag-5'>工艺</b>的 112G-ELR SerDes IP 展示

    505nm、785nm、808nm、940nm激光二极管TO56 封装、 500mW 100mw

    1300NM 金属封装工艺是指采用金属外壳作为封装壳体或底座,在其内部安装芯片或基板并进行键合连接,外引线通过金属-玻璃(或陶瓷)组装工艺穿过金属外壳,将内部元件的功能引出、外部电源
    发表于 05-09 11:23

    台积电向学界开放16nm FinFET技术

    台积电宣布推出大学FinFET专案,目的在于培育未来半导体芯片设计人才并推动全球学术创新。
    的头像 发表于 04-23 09:29 5187次阅读