侵权投诉

两种拓扑结构的区别和注意要点

2018-04-28 11:31 次阅读

在DDR的PCB设计中,一般需要考虑等长和拓扑结构。等长比较好处理,给出一定的等长精度通常是PCB设计师是能够完成的。但对于不同的速率的DDR,选择合适的拓扑结构非常关键,在DDR布线中经常使用的T型拓扑结构和菊花链拓扑结构,下面主要介绍这两种拓扑结构的区别和注意要点。

T型拓扑结构,也称为星型拓扑结构,星型拓扑结构每个分支的接收端负载和走线长度尽量保持一致,这就保证了每个分支接收端负载同时收到信号,每条分支上一般都需要终端电阻,终端电阻的阻值应和连线的特征阻抗相匹配。星形拓扑结构可以有效地避免时钟、地址和控制信号的不同步问题。

菊花链拓扑结构,和星型拓扑结构不同,菊花链拓扑结构没有保持驱动端到各个负载走线长度尽量一致,而是确保各个驱动端到信号主干道的长度尽量短。菊花链拓扑结构走线的特点,牺牲了时钟、地址和控制信号的同步,但最大的特点是尽可能降低各负载分支走线长度,避免分支信号对主干信号的反射干扰。

在信号频率低于800MHz的情况下,上面两种拓扑结构均能满足系统性能需要。但是当信号速率到达1000MHz甚至更高,T型拓扑结构就不能满足性能需要。原因就在于T型拓扑结构过长的支路走线长度,在不添加终端电阻的情况下很难和主干道实现阻抗匹配,而为了实现各个支路的阻抗匹配添加终端电阻,又加大了电路设计的工作量和成本,是我们不愿意看到的。因此高速信号使用T型拓扑结构,特别是Stub>4的时候,支路信号对主干信号的反射干扰是很严重的。通常DDR2使用和速率要求不高的DDR3使用T型拓扑结构。

菊花链拓扑结构主要在DDR3中使用,菊花链拓扑结构的主要优势是支路走线短,一般认为菊花链支路走线长度小于信号上升沿传播长度的1/10,可以有效削弱支路信号反射对主干信号的干扰,不同的书本上说法也不一样,大体上走线长度小于上升沿传播长度的1/6-1/10都是可以的,实际设计中我们肯定希望这个长度越短越好。菊花链拓扑结构可以有效抑制支路的反射信号,但相对于T型拓扑结构,菊花链拓扑结构的时钟、地址和控制信号并不能同时到达不同的DDR芯片。

为了解决菊花链拓扑结构信号不同步的问题,DDR3的新标准中加入了时间补偿技术,通过DDR3内部调整实现信号同步。当信号频率高达1600MHz的时候,T型拓扑结构已经无能为力,只有菊花链或其衍生的拓扑结构能满足这样的性能需求。一般的DDR3都会建议采用菊花链拓扑结构的改进型拓扑结构,Fly-by拓扑结构要求支路布线长度Stub=0,Fly-by具有更好的信号完整性。

在菊花链拓扑的实际应用中,为了抑制Stub过长和分支太多对主干信号的反射干扰,以及加强主干信号驱动能力,一般在末端预留端接电阻电路。末端下拉电阻会增大IO口驱动功耗,所以采用末端上拉电阻的方式进行端接。计算信号驱动部分的戴维南等效电压作为上拉电压Vtt,Rt为驱动部分的等效电阻,通常上拉电压取值为IO驱动电压的一般,即Vtt=Vddr/2。

原文标题:干货|DDR布线要求及拓扑结构

文章出处:【微信号:PCBTech,微信公众号:EDA设计智汇馆】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

必看!PCB大神总结5大设计经验

PCB就好比电子电路的骨架和神经脉络,在电子工程项目中起着举足轻重的作用,但很多人对PCB设计并不了....
发表于 04-10 06:10 11次 阅读
必看!PCB大神总结5大设计经验

怎么利用PCB设计电容传感器?

通用电容传感器模拟前端测量方法 用于电容传感器接口的模拟前端元件 基于PCB设计的电容传感器 ...
发表于 04-09 06:17 0次 阅读
怎么利用PCB设计电容传感器?

优秀只是及格线——世健推出增强版超宽温度范围、高精度皮安计模块

基于ADI的JFET放大器AD549芯片方案在微弱电流采样的前端扮演着主力中坚的角色,在仪器仪表行业....
发表于 04-08 11:06 444次 阅读
优秀只是及格线——世健推出增强版超宽温度范围、高精度皮安计模块

【PCB工程师必备资料】华为精品_终端互连设计规范(共88页)

【PCB工程师必备资料】华为精品_终端互连设计规范(共88页) 非常推荐的一份资料 希望大家能学有所获 资料来源...
发表于 04-07 09:37 389次 阅读
【PCB工程师必备资料】华为精品_终端互连设计规范(共88页)

优秀的PCB工程师应该具备以下知识架构

PCB设计是电子产品设计中非常重要的一个环节,它是电子产品的重要载体。
发表于 04-04 15:09 396次 阅读
优秀的PCB工程师应该具备以下知识架构

PCB项目的整体流程和关键点

设计者在开始PCB项目之前,要清楚整个项目从开始到结束的整体流程,以及项目在运行过程中需要特别关注的....
发表于 04-04 14:48 295次 阅读
PCB项目的整体流程和关键点

PCB板在波峰焊后为什么会出现连锡?又如何避免?

PCB设计完成后就万事大吉了?其实并不然,在PCB加工制作的过程中还经常会遇到各种各样的问题,比如波....
发表于 04-04 14:40 238次 阅读
PCB板在波峰焊后为什么会出现连锡?又如何避免?

【电子书】PCB电流与信号完整性设计(美)道格拉斯·布鲁克斯(DouglasBrooks)

本书的主题是电流,讨论它是什么,以及如何流动,如何起作用的。 主要分为四个部分: 第一部分 电流的性质 第二部分 基本电...
发表于 04-02 10:36 0次 阅读
【电子书】PCB电流与信号完整性设计(美)道格拉斯·布鲁克斯(DouglasBrooks)

PCB技术硬件开发的基本准则(一)

以下我将以一个实际的硬件设计项目为例,和大家一同探讨硬件开发的基本准则和思想,同时欢迎大家积极提出自....
发表于 03-31 17:01 581次 阅读
PCB技术硬件开发的基本准则(一)

【资料】ADI技术指南合集(第一版)电路仿真和PCB设计

ADI有关电路仿真、PCB设计实践的指南书。 ...
发表于 03-31 10:34 0次 阅读
【资料】ADI技术指南合集(第一版)电路仿真和PCB设计

PCB电路板的3个检测方法

PCB板的检测是时候要注意一些细节方面,以便更准备的保证产品质量,在检测PCB板的时候,我们应注意下面的9个小常识。 ...
发表于 03-31 06:30 792次 阅读
PCB电路板的3个检测方法

高速PCB布线技巧、EMI问题、设计规则

设计高速系统并不仅仅需要高速元件,更需要天才和仔细的设计方案。设备模拟方面的重要性与数字方面是一样的。在高速系统中,噪声...
发表于 03-31 06:00 808次 阅读
高速PCB布线技巧、EMI问题、设计规则

【资料】多层PCB板的层叠的设计步骤解析

本资料详解多层板叠层设计结构选择的问题 ...
发表于 03-30 13:50 0次 阅读
【资料】多层PCB板的层叠的设计步骤解析

4层蓝牙产品PCB设计素材

关于4层蓝牙产品PCB设计素材设计说明。
发表于 03-30 11:16 19次 阅读
4层蓝牙产品PCB设计素材

【资料】PCB阻抗匹配总结

PCB做阻抗设计的一些修改建议。
发表于 03-30 10:49 0次 阅读
【资料】PCB阻抗匹配总结

【资料】PCB六层的两种板叠层结构方案介绍

完整的参考平面可以用来保证回路的连续性,宽的线宽可以降低信号的导体损耗,背钻工艺可以减小过孔的Stub,提高信号的完整性,但...
发表于 03-30 10:42 0次 阅读
【资料】PCB六层的两种板叠层结构方案介绍

【电子工程师线下沙龙第一场】#四层板和示波器的简单介绍

【电子工程师线下沙龙第一场】       本人做为一个刚踏入电子行业不久的从业者,很有幸参加了华秋举办的电子...
发表于 03-30 01:33 151次 阅读
【电子工程师线下沙龙第一场】#四层板和示波器的简单介绍

DDR SDRAM控制器的设计与实现

本文首先分析了DDR SDRAM的基本特征,并提出了相应的解决方案详细介绍了基于J EDEC DDR....
发表于 03-28 10:57 32次 阅读
DDR SDRAM控制器的设计与实现

DDR模块端接电阻的摆放位置需要注意些什么

第一步要做的是从仿真上去验证测试结果,我们分别对800M的时钟和地址信号做下仿真,结果的确很符合测试....
发表于 03-27 09:19 652次 阅读
DDR模块端接电阻的摆放位置需要注意些什么

针对DDR2和DDR3的PCB信号完整性设计介绍

本文章主要涉及到对DDR2和DDR3在PCB设计时,考虑信号完整性和电源完整性的设计事项,这些是具有....
的头像 EDA365 发表于 03-25 14:26 220次 阅读
针对DDR2和DDR3的PCB信号完整性设计介绍

干货!超全面解析EMC四大设计技巧

电磁干扰的主要方式是传导干扰、辐射干扰、共阻抗耦合和感应耦合。对这几种途径产生的干扰我们应采用的相应....
的头像 电子发烧友网工程师 发表于 03-24 10:07 248次 阅读
 干货!超全面解析EMC四大设计技巧

PCB设计工程师必须要掌握的5项技能

从技术小白成长为一名合格的、优秀的PCB设计工程师,这绝对是一个乘风破浪、披荆斩棘的过程。
发表于 03-23 10:25 258次 阅读
PCB设计工程师必须要掌握的5项技能

解答与PCB“过孔”有关的疑难问题

过孔(Via)也称金属化孔,是PCB设计的重要组成元素之一。
发表于 03-23 09:48 143次 阅读
解答与PCB“过孔”有关的疑难问题

Hermes SI工具如何进行封装中Serdes与DDR建模仿真?

在高速信号中,Serdes、DDR技术已经成为现阶段成熟的主流技术。无论是传统的通信业务,还是火热的....
的头像 Xpeedic芯禾科技 发表于 03-19 10:27 246次 阅读
Hermes SI工具如何进行封装中Serdes与DDR建模仿真?

关于PCB元器件摆放的十条小技巧与其重要性

PCB设计,既是科学也是艺术。其中有非常多关于布线线宽、布线叠层、原理图等等相关的技术规范,但当你涉....
的头像 电子发烧友网工程师 发表于 03-16 17:03 355次 阅读
关于PCB元器件摆放的十条小技巧与其重要性

Longsys DDR5内存横空出世,多项实测数据首次对公众开放

此次DDR5的产品发布,涉及两款全新架构产品原型,分别是1Rank x8和2Rank x8标准型PC....
发表于 03-16 10:09 5132次 阅读
Longsys DDR5内存横空出世,多项实测数据首次对公众开放

PCB的板级去耦设计方法

一,什么是PCB中的板级去耦呢? 板级去耦其实就是电源平面和地平面之间形成的等效电容,这些等效电容起....
发表于 03-14 06:08 76次 阅读
PCB的板级去耦设计方法

关于IDDR与FPGA的介绍与浅析

该设计元素是专用的输入寄存器,旨在将外部双数据速率(DDR)信号接收到Xilinx FPGA中。ID....
的头像 FPGA开源工作室 发表于 03-13 09:07 462次 阅读
关于IDDR与FPGA的介绍与浅析

PCB设计中焊盘的设计标准

焊盘的内孔一般不小于0.6mm,因为小于0.6mm的孔开模冲孔时不易加工,通常情况下以金属引脚直径值....
的头像 strongerHuang 发表于 03-09 11:10 537次 阅读
PCB设计中焊盘的设计标准

《Cadence高速PCB设计实战攻略》第六部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:35 134次 阅读
《Cadence高速PCB设计实战攻略》第六部分

《Cadence高速PCB设计实战攻略》第五部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:34 62次 阅读
《Cadence高速PCB设计实战攻略》第五部分

《Cadence高速PCB设计实战攻略》第四部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:31 50次 阅读
《Cadence高速PCB设计实战攻略》第四部分

《Cadence高速PCB设计实战攻略》第三部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:26 64次 阅读
《Cadence高速PCB设计实战攻略》第三部分

《Cadence高速PCB设计实战攻略》第二部分

本书是由长期在业界著名设计公司从事第一线的高速电路设计开发 工程师编写的,书内融合了作者 工作十多年....
发表于 03-08 11:24 59次 阅读
《Cadence高速PCB设计实战攻略》第二部分

PCB设计十大误区-绕不完的等长(二)

时序是大家非常头痛,也觉得非常复杂的话题,所以高速先生小陈在之前的时序话题中试图用两对恋人的恋爱关系....
发表于 03-08 06:44 58次 阅读
PCB设计十大误区-绕不完的等长(二)

工程师必备:硬件EMC设计规范

一、引言 广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度,我们都知道干扰源、干扰....
发表于 02-26 06:32 122次 阅读
工程师必备:硬件EMC设计规范

国产品牌阿斯加特推首款DDR5内存

2021年将是DDR内存技术升级换代元年,DDR5内存下半年就会正式亮相。今天国产存储品牌阿斯加特宣....
的头像 如意 发表于 02-22 16:31 815次 阅读
国产品牌阿斯加特推首款DDR5内存

CY7C1643KV18和CY7C1645KV18静态存储器的数据手册免费下载

CY7C1643KV18和CY7C1645KV18是1.8V同步流水线SRAM,配备QDR II+架....
发表于 02-22 08:00 45次 阅读
CY7C1643KV18和CY7C1645KV18静态存储器的数据手册免费下载

紫光国芯成功研发基于DDR4的NVDIMM-N

我们知道,传统的DDR DIMM内存是易失性的,也就是必须维持通电才能保持数据,一旦断电就都没了。
的头像 lhl545545 发表于 02-19 09:33 601次 阅读
紫光国芯成功研发基于DDR4的NVDIMM-N

历代DRAM的讯号规格演进介绍

在开始介绍 DDR 之前,首先要了解内存的功用为何。大多数的 3C 产品在运作时,会将正在使用的程式....
发表于 02-09 10:37 780次 阅读
历代DRAM的讯号规格演进介绍

Intel将全球首发DDR5、PCIe 5.0

Intel将在本季度末发布代号Ice Lake-SP的新一代至强处理器,面向单路、双路领域,首次在服....
的头像 如意 发表于 02-05 17:30 1259次 阅读
Intel将全球首发DDR5、PCIe 5.0

【紫光同创国产FPGA教程】【第十章】DDR3读写测试实验

本实验为后续使用DDR3内存的实验做铺垫,通过循环读写DDR3内存,了解其工作原理和DDR3控制器的....
的头像 FPGA技术专栏 发表于 02-05 13:27 2639次 阅读
【紫光同创国产FPGA教程】【第十章】DDR3读写测试实验

PCB设计十大误区-绕不完的等长(一)

第一次听到“绕等长工程师”这个称号的时候,我和我的小伙伴们都惊呆了。每次在研讨会提起这个名词,很多人....
发表于 02-05 07:42 93次 阅读
PCB设计十大误区-绕不完的等长(一)

3种常见的PCB设计错误

作为所有电子设备不可或缺的一部分,世界上最流行的技术需要完善的PCB设计。但是,过程本身有时什么也没....
发表于 02-04 06:26 102次 阅读
3种常见的PCB设计错误

PCB设计中的热设计的规划

电子设备产生的热量使内部温度迅速上升,如果不及时将改热量散发,设备会继续升温,器件就会应为温度过热失....
发表于 02-04 06:03 76次 阅读
PCB设计中的热设计的规划

尘埃落定,1月份DDR4内存合约价全面上涨

从去年11月、12月开始,内存市场变得敏感了,美光的内存工厂还出现了火灾事故,再加上全球性的半导体缺....
的头像 璟琰乀 发表于 02-03 16:59 473次 阅读
尘埃落定,1月份DDR4内存合约价全面上涨

内存已经部分涨价 供不应求会持续好多年

经过两年多的低潮期之后,内存市场已经在2020年底开始变天,价格止跌,部分产品甚至已经开始涨价了。 ....
的头像 工程师邓生 发表于 02-01 10:20 666次 阅读
内存已经部分涨价 供不应求会持续好多年

根据经验总结的PCB设计完成后需要检查的内容

1. 检查高频、 高速、 时钟及其他脆弱信号线, 是否回路面积最小、 是否远离干扰源、 是否有多余的....
发表于 02-01 07:09 69次 阅读
根据经验总结的PCB设计完成后需要检查的内容

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章PL读写PS端DDR数据

PL和PS的高效交互是zynq soc开发的重中之重,我们常常需要将PL端的大量数据实时送到PS端处....
的头像 FPGA技术专栏 发表于 01-30 09:54 2761次 阅读
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章PL读写PS端DDR数据

关于射频电路的4种特性

本文,从射频界面、小的期望信号、大的干扰信号、相邻频道的干扰四个方面解读射频电路4大基础特性,并给出....
发表于 01-29 08:32 168次 阅读
关于射频电路的4种特性

PCB设计当中过孔的设计规范

过孔(via)是多层PCB的重要组成部分之一,钻孔的费用通常占PCB制板费用的30%到40%。从设计....
发表于 01-29 06:25 169次 阅读
PCB设计当中过孔的设计规范

PCB拼版的九个步骤

在PCB做版图时,经常会需要用到拼版技巧。一般来说,可以用不同PCB板子拼,也可以是相同板子,特别适....
的头像 电子发烧友网 发表于 01-27 09:32 920次 阅读
PCB拼版的九个步骤

关于PCB设计,需要知道的几个EMI指南

下文是硬件工程师在PCB设计早期容易忽略,却很有用的几个EMI设计指南,这些指南也在一些权威书刊中常....
发表于 01-25 06:50 108次 阅读
关于PCB设计,需要知道的几个EMI指南

工程师在PCB设计时需要知道的EMI指南

完整的信号返回平面能有效减少高频信号环路的感抗,感抗越小,产生的噪声电压值也就越小,这就是为何要求在....
发表于 01-22 10:05 417次 阅读
工程师在PCB设计时需要知道的EMI指南

PCB设计中如何避免出现电磁问题?

在PCB设计中,电磁兼容性(EMC)及关联的电磁干扰(EMI)历来是让工程师们头疼的两大问题,特别是....
发表于 01-22 09:54 95次 阅读
PCB设计中如何避免出现电磁问题?

差分信号的原理及其在PCB设计的处理方法

差分线是 PCB 设计中非常重要的一部分信号线,信号处理要求也是相当严谨,今天为大家介绍下差分信号的....
发表于 01-21 07:44 105次 阅读
差分信号的原理及其在PCB设计的处理方法

威刚将为英特尔 12 代 Alder Lake 平台开发最高 64GB 容量的 DDR5-8400 内存模组

WCCFTech 报道称,威刚(ADATA)已透露将为英特尔 12 代 Alder Lake 平台开....
的头像 工程师邓生 发表于 01-08 15:30 681次 阅读
威刚将为英特尔 12 代 Alder Lake 平台开发最高 64GB 容量的 DDR5-8400 内存模组

金泰克:致力于打造存储全产业链的发展模式

2021中国IC风云榜“年度新锐公司”征集现已启动!入围标准要求为营收过亿元的未上市、未进入IPO辅....
的头像 我快闭嘴 发表于 01-08 14:41 704次 阅读
金泰克:致力于打造存储全产业链的发展模式

内存厂商笃定DDR内存2021年反弹,价格有望上涨30%

2020年内存价格总体还是在下跌,DDR4内存也到了尾声阶段,2021年服务器市场就会率先引入DDR....
的头像 电子发烧友网工程师 发表于 01-08 10:18 1380次 阅读
内存厂商笃定DDR内存2021年反弹,价格有望上涨30%

EMC的PCB设计解析

设计具有良好EMC性能的电路的关键要素之一是PCB设计。好的PCB设计可使电路板在其EMC性能方面表....
发表于 01-06 11:19 491次 阅读
EMC的PCB设计解析

AEDL-5XXX 高分辨率3通道外壳编码器模块套件,集成差分线路驱动器IC

Broadcom AEDL-5xxx是一系列高分辨率3通道封装编码器模块套件,集成了差分线路驱动器IC,支持RS-422输出。每个AEDL-5xxx套件包含一个AEDT-981x模块,一个胶片码盘和一个AM26C31Q线路驱动器IC,为每个编码器通道(即A,A /,B,B /,I和I /)提供互补输出。推荐的AEDL-5xxx线路接收器IC包括AM26LS32和AM26LS33。 AEDL-5xxx支持的标准编码分辨率为2000和5000 CPR。有关其他解决方案,请咨询当地Broadcom销售代表。 有关其他信息,请参阅: i)AEDT-981x数据表。 ii)AM26C31Q数据表 特性 具有索引脉冲输出的双通道正交输出 带有工业标准线路驱动器IC的互补输出 编码分辨率提高至+ 5000 CPR 工作温度范围为-40°C至+ 85°C 无需调整信号 快速轻松组装  具有成本效益的解决方案 小尺寸 单5V电源,具有±10%容差 板载去耦电容,增强抗噪能力 应用 AEDL-5xxx适用于广泛的商业和工业运动控制应用,包括:但不限于:   直流伺服电机 线性和旋转执行器 工厂自动化设备 3D打印ers 机器人技术 无人驾驶飞行器(UAV)或无人机    ...
发表于 07-04 12:31 128次 阅读
AEDL-5XXX 高分辨率3通道外壳编码器模块套件,集成差分线路驱动器IC

NCP51510 ±3A吸收/源DDR终端稳压器

10是一款源/汇双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51510保持快速瞬态响应,并且只需要10uF的最小VTT负载电容即可实现输出稳定性。 NCP51510支持远程感应和DDR VTT总线终端的所有电源要求。 NCP51510还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 NCP51510采用热效率高的DFN10裸露焊盘封装,额定绿色和无铅。 特性 支持最高3 A的负载(典型值) ),输出是过流保护 DDRI,DDRII,DDRIII源/接收电流 具有热关断保护功能的集成MOSFET PGOOD输出引脚监视VTT输出调节状态 SS输入引脚用于暂停关闭模式 灵活电压跟踪的VRI输入参考 用于遥感的VTTS输入(开尔文连接) 内置软启动,欠压锁定 应用 DDR内存终端 台式电脑,笔记本电脑和工作站 服务器和网络设备 电信/数据通信,GSM基站 图形处理器核心耗材 机顶盒,LCDTV / PDPTV,复印机/打印机 为芯片组/ RAM提供低至0.5 V的电源 有源/汇总总线终端 电路图、引脚图和封装图...
发表于 04-18 21:45 87次 阅读
NCP51510 ±3A吸收/源DDR终端稳压器

NCP51400 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

00是一款源/汇双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素.NCP51400保持快速瞬态响应,仅需要最小的输出电容20 F. NCP51400支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51400还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1 V至3.5 V 快速负荷瞬态响应 PGOOD - 监视VTT规则的逻辑输出引脚 EN - 关闭模式的逻辑输入引脚 VRI - 参考输入允许灵活的输入跟踪直接或通过电阻分频器 内置软启动,欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 台式电脑,笔记本电脑和工作站 电信/数据通信,GSM基站 机顶盒,液晶电视/等离子电视,复印机/打印机 电路图、引脚图和封装图...
发表于 04-18 21:42 107次 阅读
NCP51400 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51200 用于DDR1 DDR2 DDR3 LPDDR3 DDR4的3A源/汇VTT终端稳压器

00是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51200保持快速瞬态响应,仅需要20 uF的最小输出电容。 NCP51200支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51200还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 NCP51200采用热效率高的DFN10裸露焊盘封装,额定绿色和无铅。 特性 输入电压轨:支持2.5和3.3 V Rails PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载 - 瞬态响应 PGOOD-Logic输出引脚监控VTT规则 关闭模式的EN-Logic输入引脚 VRI参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 遥感(VTTS) ) 内置软启动,欠压锁定和过流限制 应用 终端产品 DDR内存终止 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 有源总线终端 台式电脑,笔记本电脑和工作站 服务器和网络设备 机顶盒,液晶电视/ PDP-电视,复印机/打印机 电路图、引脚图和封装图...
发表于 04-18 21:42 105次 阅读
NCP51200 用于DDR1 DDR2 DDR3 LPDDR3 DDR4的3A源/汇VTT终端稳压器

NCP51401 3安培VTT端接稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

01是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51401保持快速瞬态响应,仅需要20 F的最小输出电容.NCP51401支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51401还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载瞬态响应 PGOOD - 监控VTT规则的逻辑输出引脚 VRI - 参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 EN - 关闭模式的逻辑输入引脚 内置 - 欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 机顶盒,液晶电视/等离子电视,复印机/打印机 台式电脑,笔记本电脑和工作站 电路图、引脚图和封装图...
发表于 04-18 21:42 140次 阅读
NCP51401 3安培VTT端接稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51402 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

02是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51402保持快速瞬态响应,仅需要20μF的最小输出电容。 NCP51402支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51402还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载瞬态响应 PGOOD - 监控VTT规则的逻辑输出引脚 VRI - 参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 EN - 关闭模式的逻辑输入引脚 内置 - 欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 机顶盒,液晶电视/等离子电视,复印机/打印机 台式电脑,笔记本电脑和工作站 电路图、引脚图和封装图...
发表于 04-18 21:41 139次 阅读
NCP51402 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51199 2安培DDR终端稳压器

99是一款线性稳压器,旨在为DDR-2和DDR-3存储器应用提供稳定的VTT端接电压。稳压器能够为DDR-2和DDR-3主动提供和吸收+ -2A峰值电流高达+ -1.5A,同时将VTT输出电压调节到+ -10mV。输出端接电压通过连接到PVCC,GND和VREF引脚的两个外部分压电阻调节到跟踪VDDQ2。 特性 支持DDR2 VTT端接至2 A,DDR3至1.5 A(峰值 在1.2 A(峰值)下支持低至600 mV的DDR VTT电压 集成功率MOSFET VTT输出上的10uF陶瓷电容稳定 FullLoad的高精度VTT输出 快速瞬态响应 内置软启动 待机或挂起模式关机 集成散热和CurrentLimit保护 应用 DDR2 / DDR3的SDRAM端接电压 主板,笔记本电脑和VGA卡内存终止 机顶盒,数字电视,打印机 电路图、引脚图和封装图...
发表于 04-18 21:41 87次 阅读
NCP51199 2安培DDR终端稳压器

NCP51198 1.5 DDR终端稳压器

98是一款简单,经济高效的高速线性稳压器,专为DDR-I,DDR-II和DDR-III存储器生成VTT终端电压轨。稳压器能够为DDR-I主动提供或吸收高达-1.5 A,或者DDR-II高达-0.5 A,-III,同时将输出电压调节到-30 mV以内。 特性 生成DDR存储器终端电压(VTT) 对于DDRI,DDRII,DDRIII源/接收电流 支持DDRI至1.5 A,DDRII至0.5 A(峰值) 具有热保护功能的集成功率MOSFET 使用10UF陶瓷VTT电容器稳定 FullLoad时的高精度输出电压 最小外部元件数 关机待机或暂停至RAM(STR)模式 内置软启动 机顶盒,数字电视,打印机 应用 台式电脑,笔记本电脑和工作电台 显卡DDR内存终端 嵌入式系统 有源总线终端 电路图、引脚图和封装图...
发表于 04-18 21:41 77次 阅读
NCP51198 1.5 DDR终端稳压器

NCP51145 1.8A源/汇VTT DDR终端稳压器

45是一款线性稳压器,旨在为DDR-II,DDR-III,LPDDR-III和DDR-IV存储器应用提供稳定的VTT端接电压。稳压器能够主动提供和吸收±1.8 A峰值电流,同时将输出电压调节到±20 mV以内。输出端接电压通过连接到PVCC,GND和VREF引脚的两个外部分压电阻进行调节,以跟踪VDDQ / 2.NCP51145集成了一个高速差分放大器,可对线路和负载瞬态提供超快速响应。其他功能包括源/灌电流限制,软启动和片上热关断保护。 特性 对于DDR VTT应用,源/汇电流 支持DDR-II至±1.8 A,DDR-III至±1.5 A 支持LPDDR-III和DDR-IV至±1.2 A 使用仅陶瓷(极低ESR)电容器稳定 集成电源MOSFETs 满载时的高精度VTT输出 快速瞬态响应 内置软件-Start 关机待机或挂起模式 集成热量和限流保护 应用 终端产品 DDR-II / DR-III / DDR-IV SDRAM端接电压 低功耗DDR-3LP 主板,笔记本电脑和VGA卡内存终止 机顶盒,数字电视,打印机 电路图、引脚图和封装图...
发表于 04-18 21:41 122次 阅读
NCP51145 1.8A源/汇VTT DDR终端稳压器

NCP51190 1.5安培DDR终端稳压器

90是一款简单,经济高效的高速线性稳压器,专为DDR-I,DDR-II和DDR-III存储器生成VTT终端电压轨。稳压器能够为DDR-I主动提供或吸收高达-1.5 A A,或者DDR-II高达-0.5 A,-III,同时将输出电压调节到+ -30 mV。 特性 生成DDR存储器终端电压(VTT) 对于DDRI,DDRII,DDRIII源/汇电流 支持DDRI至1.5 A,DDRII至0.5 A(峰值) 带热保护的集成功率MOSFET 使用10UF陶瓷VTT电容器稳定 高精度输出FullLoad的电压 最小的外部元件数 关机待机或暂停至RAM(STR)模式 内置软启动 应用 台式电脑,笔记本电脑和工作站 嵌入式系统 显卡DDR内存终端 机顶盒,数字电视,打印机 有源总线终端 电路图、引脚图和封装图...
发表于 04-18 21:40 203次 阅读
NCP51190 1.5安培DDR终端稳压器

FAN23SV04TAMPX 4 A同步降压调节器 实现DDR终止

V04TAMPX是一款极为高效的集成式同步降压调节器,适合DDR终止电轨等跟踪应用.V DDQ 输入包括一个可以减少总电路尺寸和元件数量的内部2 :1电阻分压器。该调节器在7 V到18 V的输入电压范围内工作,并支持4 A的连续负载电流。如果V IN ,P VIN 和P VCC 连接在一起,绕开内部线性调节器,则该器件可以在5V电轨(±10%)下工作。该器件采用飞兆恒定导通时间控制结构,可提供出色的瞬态响应,并保持相对恒定的开关频率。开关频率和吸收过流保护功能可配置,为各种应用提供灵活的解决方案。输出过压和热关断保护功能可以保护器件在故障期间免受损害。热关断功能被激活后,达到正常工作温度时,滞后功能会重新启动器件。 特性 V IN 范围:在7 V到18 V时使用内部线性偏压稳压器 V IN 范围:4.5 V至5.5 V时,V IN / P VIN / P VCC 连接到旁路内部调节器 高效率 连续输出电流:4 A 内部线性偏压稳压器 内部V DDQ 电阻分压器 出色的线路和负载瞬态响应 输出电压范围:0.5V至1.5V 可编程频率:200kHz到1.5MHz 可配置软...
发表于 04-18 21:09 105次 阅读
FAN23SV04TAMPX 4 A同步降压调节器 实现DDR终止

MC100EP116 差分线路接收器/驱动器

116 / 100EP116是一款基于EP16器件的6位差分线路接收器。高频输出提供的3.0GHz带宽使该器件非常适合缓冲超高速振荡器。 V BB 引脚,内部产生的电压源,可用于此仅限设备。对于单端输入条件,未使用的差分输入连接到V BB 作为开关参考电压。 V BB 也可以重新连接AC耦合输入。使用时,通过0.01uF电容去耦V BB 和V CC ,并将电流源或吸收限制在0.5 mA。不使用时,V BB 应保持开路。 该设计在器件内部集成了两级增益,使其成为高带宽放大器应用的理想选择。 差分输入具有内部钳位结构,这将强制栅极的Q输出在开路输入条件下进入低电平状态。因此,未使用的门的输入可以保持打开,并且不会影响设备其余部分的操作。请注意,只有当两个输入均低于V CC 2.5V时,输入钳位才会生效。 100系列包含温度补偿。 特性 260 ps典型传播延迟 最高频率> 3 GHz典型 PECL模式工作范围:V CC = 3.0 V至5.5 V,V EE = 0 V NECL模式工作范围:V CC = 0 V,V EE = -3.0 V至-5.5 V 打开输入默认状态 输入的安全钳位 Q输出打开或V EE 时输出默认...
发表于 04-18 21:00 49次 阅读
MC100EP116 差分线路接收器/驱动器

MC100E116 ECL Quint差分线路接收器

信息 MC10E / 100E116是一款带有射极跟随器输出的五阶差分线路接收器。对于要求带宽大于E116的应用,可能会对E416器件感兴趣。有源电流源加上MOSAIC III工艺的深度集电极特性可为接收器提供出色的共模噪声抑制。每个接收器都有一个专用的V 电源引线,提供最佳的对称性和稳定性。如果反相和非反相输入均为> -2.5 V的相等电位,则接收器不会进入定义状态,而是正常差分放大器方式的电流共享,在高电平和低电平之间产生输出电压电平,或者器件甚至可能振荡。 V 引脚,内部产生的电压源,仅适用于此器件。对于单端输入条件,未使用的差分输入连接到V 作为开关参考电压。 V 也可以重新连接AC耦合输入。使用时,通过0.01 F电容去耦V 和VCC,并限制电流源或吸收至0.5 mA。不使用时,V 应保持打开状态。 100系列包含温度补偿。 500ps Max。传播延迟 V 电源输出 专用V 每个接收器的引脚 PECL模式工作范围:V = 4.2 V至5.7 V,V = 0 V NECL模式工作范围:V = 0 V当V = -4.2 V至-5.7 V 输出Q 将在输入 内部输入下拉电阻时默认为低电平 符合或超过JEDEC规范EIA / JESD78 IC闩锁测试 ESD保护:...
发表于 04-18 20:51 31次 阅读
MC100E116 ECL Quint差分线路接收器

TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

信息描述 The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP™ Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-µF (2 × 10 µF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and dischargin...
发表于 04-18 20:05 286次 阅读
TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

TPS54116-Q1 具有 4A/2MHz VDDQ DC/DC 转换器、1A VTT LDO 和 VTTREF 的汽车类 DDR 电源解决方案

信息描述 TPS54116-Q1 器件是一款功能全面的 6V、4A 同步降压转换器,其配有两个集成型 MOSFET 以及带 VTTREF 缓冲参考输出的 1A 拉/灌电流双倍数据速率 (DDR) VTT 终端稳压器。TPS54116-Q1 降压稳压器通过集成 MOSFET 和减小电感尺寸来最大限度减小解决方案尺寸,开关频率最高达 2.5MHz。开关频率可设置在中波频段以上以满足噪声敏感型 应用 的需求,而且能够与外部时钟同步。同步整流使频率在整个输出负载范围内保持为固定值。效率通过集成 25mΩ 低侧 MOSFET 和 33mΩ 高侧 MOSFET 得到了最大限度的提升。逐周期峰值电流限制在过流状态下保护器件,并且可通过 ILIM 引脚上的电阻进行调整,从而针对小尺寸电感进行优化。VTT 终端稳压器仅利用 2 × 10µF 的陶瓷输出电容即可保持快速瞬态响应,从而减少外部组件数量。TPS54116-Q1 使用 VTT 进行远程感测,从而实现最佳的稳压效果。该器件可利用使能引脚进入关断模式,从而使电源电流降至 1µA。欠压闭锁阈值可通过任一使能引脚上的电阻网络进行设置。VTT 和 VTTREF 输出被 ENLDO 禁用时会进行放电。该器件具备全集成特性,并且采用小尺...
发表于 04-18 20:05 203次 阅读
TPS54116-Q1 具有 4A/2MHz VDDQ DC/DC 转换器、1A VTT LDO 和 VTTREF 的汽车类 DDR 电源解决方案

TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

信息描述 TPS53317A 器件是一款设计为主要用于 DDR 终端的集成场效应晶体管 (FET) 同步降压稳压器。 它能够提供一个值为 ½ VDDQ的经稳压输出,此输出具有吸收电流和源电流功能。TPS53317A 器件采用 D-CAP+ 运行模式,简单易用,所需外部组件数较少并可提供快速瞬态响应。 该器件还可用于其他电流要求高达 6A 的负载点 (POL) 稳压应用。此外,该器件支持具有严格电压调节功能的 6A 完整灌电流输出。该器件具有两种开关频率设定值(600kHz 和 1MHz),可提供集成压降支持、外部跟踪功能、预偏置启动、输出软放电、集成自举开关、电源正常功能、V5IN 引脚欠压锁定 (UVLO) 保护功能,支持采用陶瓷和 SP/POSCAP 电容。 该器件支持的输入电压最高可达 6V,而输出电压在 0.45V 至 2.0V 范围内可调。TPS53317A 器件采用 3.5mm × 4mm 20 引脚超薄四方扁平无引线 (VQFN) 封装(绿色环保,符合 RoHS 标准并且无铅),其中应用了 TI 专有的集成 MOSFET 和封装技术,其额定运行温度范围为 –40°C 至 85°C。特性 采用 TI 专有的集成金属氧化物半导体场效应晶体管 (MOSFET) 和封装技术支持 DDR 内存...
发表于 04-18 20:05 138次 阅读
TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

信息描述 TPS51716 用最少总体成本和最小空间提供一个针对 DDR2,DDR3,DDR3L 和 LPDDR3 内存系统的完整电源。 它集成了同步降压稳压器控制器 (VDDQ),此控制器具有 2A 灌电流/拉电流跟踪 LDO (VTT) 和经缓冲的低噪声基准 (VTTREF)。 TPS51716 采用与 500kHz 或 670kHz 工作频率相耦合的 D-CAP2™ 模式,此模式在无需外部补偿电路的情况下可支持陶瓷输出电容器。 VTTREF 跟踪 VDDQ/2 的精度高达 0.8%。 能够提供 2A 灌电流/拉电流峰值电流功能的 VTT 只需 10μF 的陶瓷电容器。 此外,此器件特有一个专用的 LDO 电源输入。TPS51716 提供丰富、实用的功能以及出色的电源性能。 它支持灵活功率级控制,将 VTT 置于 S3 中的高阻抗状态并在 S4/S5 状态中将 VDDQ,VTT 和 VTTREF 放电(软关闭)。 它包括具有低侧 MOSFET RDS(接通)感测的可编程 OCL,OVP/UVP/UVLO 和热关断保护。TPS51716 从 TI 出厂时采用 20引脚,3mm x 3mm QFN 封装并且其额定环境温度范围介于 -40°C 至 85°C 之间。特性 同步降压控制器 (VDDQ)转换电压范围:3V 至 28V输出...
发表于 04-18 20:05 527次 阅读
TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

信息描述 The TPS51216 provides a complete power supply for DDR2, DDR3 and DDR3L memory systems in the lowest total cost and minimum space. It integrates a synchronous buck regulator controller (VDDQ) with a 2-A sink/source tracking LDO (VTT) and buffered low noise reference (VTTREF). The TPS51216 employs D-CAP™ mode coupled with 300 kHz/400 kHz frequencies for ease-of-use and fast transient response. The VTTREF tracks VDDQ/2 within excellent 0.8% accuracy. The VTT, which provides 2-A sink/source peak current capabilities, requires only 10-μF of ceramic capacitance. In addition, adedicated LDO supply input is available.The TPS51216 provides rich useful functions as well as excellent power supply performance. It supports flexible power state control, placing VTT at high-Z in S3 and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 state. Programmable OCL with low-side MOSFET RDS(...
发表于 04-18 20:05 276次 阅读
TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

TPS51116 DDR1、DDR2、DDR3 转换开关和 LDO

信息描述The TPS51116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18,DDR3/SSTL-15, and LPDDR3 memory systems. It integrates a synchronous buckcontroller with a 3-A sink/source tracking linear regulator and buffered lownoise reference. The TPS51116 offers the lowest total solution cost in systemswhere space is at a premium. The TPS51116 synchronous controller runs fixed400-kHz, pseudo-constant frequency PWM with an adaptive on-time control that canbe configured in D-CAP Mode for ease of use and fastest transient response or incurrent mode to support ceramic output capacitors. The 3-A sink/source LDOmaintains fast transient response only requiring 20-μF (2 × 10 μF) of ceramicoutput capacitance. In addition, the LDO supply input is available externally tosignificantly reduce the total power losses. The TPS51116 supports all of thesleep state controls placing VTT at high-Z in S3 (suspend to RAM) an...
发表于 04-18 20:05 217次 阅读
TPS51116 DDR1、DDR2、DDR3 转换开关和 LDO

TPS51206 具有适用于 DDR2/3/3L/4 的 VTTREF 缓冲参考输出的 2A 峰值灌/拉电流 DDR 终端稳压器

信息描述 TPS51206 是一款具有 VTTREF 缓冲参考输出的灌/拉电流双倍数据速率 (DDR) 终端稳压器。该器件专门针对低输入电压、低成本、低外部元件数的空间受限类系统而设计。TPS51206 可保持快速的瞬态响应,并且仅需 1 个 10µF 的陶瓷输出电容。TPS51206 支持远程感测功能,并且可满足 DDR2、DDR3 和低功耗 DDR3 (DDR3L) 及 DDR4 VTT 总线的所有电源要求。VTT 具有 ±2A 峰值电流能力。该器件支持所有 DDR 电源状态,在 S3 状态下将 VTT 置于高阻态(挂起到 RAM);在 S4/S5 状态下使 VTT 和 VTTREF 放电(挂起到磁盘)。TPS51206 采用 10 引脚、2mm × 2mm SON (DSQ) PowerPAD封装,额定工作温度范围为 –40°C 至 85°C。特性 电源输入电压:支持 3.3V 和 5V 电源轨 VLDOIN 输入电压范围:VTT+0.4V 至 3.5V VTT 端接稳压器输出电压范围:0.5V 至 0.9V 2A 峰值灌电流和拉电流 仅需 10μF 的多层陶瓷电容 (MLCC) 输出电容 ±20mV 精度VTTREF 缓冲参考输出VDDQ/2 ± 1% 精度 10mA 灌/拉电流支持高阻态(S3 状态)和软停止(S4 和 S5 状态),通过 ...
发表于 04-18 20:05 436次 阅读
TPS51206 具有适用于 DDR2/3/3L/4 的 VTTREF 缓冲参考输出的 2A 峰值灌/拉电流 DDR 终端稳压器