0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么要在串行链路中加入一个AC耦合电容呢?

QTv5_SI_PI_EMC 来源:未知 作者:胡薇 2018-04-18 11:19 次阅读

在很多高速串行信号中,都会使用到AC耦合电容,既然在设计高速串行电路时,任何一个小小的不同都会引起信号完整性问题,为什么要在串行链路中加入一个AC耦合电容呢?这个电容不仅会导致信号边沿变得缓慢,还有可能会引起阻抗不连续。

当我们连接有不同的供电电压的两个系统时或者是热插拔时,可能就会需要用到AC耦合电容了,首先我们要了解的是这里我们使用AC电容的目的是为了使两级之间更好的通信,既然是串在了两个系统之间,那通信的信号必然是交流的信号。AC耦合电容还可以提供直流偏压和过流的保护。

在中间加个AC电容有什么好处呢?

主要就是改善了噪声容限。我们有时候可能在选择电容时会选择小电容,觉得这样可能会将直流成分滤的更干净,但是这样会导致信号变形并且引起基线漂移。如果选择较大的电容,电容端的电压稳定的时间需要的比较长,原来一个小小的电容要求有这么多,那我们应该如何来选择这个电容呢?首先要看电容的频率、温度等特性并且选择低ESR/ESL的电容。对于电容值的选择是要通过计算来选的,如下所示:

这里的F是截止频率(定义电压为输入电压的0.707倍时的频率),R是传输线的阻抗,C是AC耦合电容。

当然在选择电容时,其通带的最小频率要比传输信号的最小频率要小才好,假设信号的最小频率为Fmin,则频率值为F:

F=Fmin/20

当取值为F时,99.88%的信号均会通过。

前面介绍了,虽然AC耦合电容有其好处,也会导致边沿变缓慢,放置AC耦合电容时,会引起阻抗的变化,就存在一个阻抗不连续点。同时,也会引入码型相关抖动,即当电路传输的信号中出现连续的“1”或“0”时,会出现下图所示的直流电平压降,这就会影响眼高。

如何才能减小这个直流压降降低呢?

这和RC时间常数有关,RC值越大(充电时间越长,单位时间电容充电少,分压小),能通过的直流分量就越多直流压降越小。由于链路中等效电阻是相对固定的,只能调节耦合电容值了。如下图所示电容值越大,压降越小。

曲线说明:紫色的电容值最大,红色的电容值次之,粉色的电容值最小。

那我们就把电容无限加大吧!

答案是:No,不行!因为,实际安装后的电容不是理想电容,除了ESR,ESL,还有安装电感,所以就存在一个串联谐振频率。电容在串联谐振频率之前呈容性,之后呈感性。如下图所示:

电容值越大,谐振频率越小,电容在较低频率就会呈现感性,这样会造成信号高频分量衰减增大,同样会使眼高减小,上升沿变缓,jitter增加。

所以选择AC耦合电容时要综合以上两点考量,一般业界都推荐0.01uF~0.2uF,最常见的就是0.1uF的电容。对于电容封装的选择不建议使用大于0603的封装,最好是0402的,或者更小。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电容
    +关注

    关注

    98

    文章

    5585

    浏览量

    147214
  • 谐振频率
    +关注

    关注

    2

    文章

    38

    浏览量

    16834

原文标题:关于高速电路中的AC耦合电容

文章出处:【微信号:SI_PI_EMC,微信公众号:信号完整性】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    逻辑电平之AC耦合电容的应用

    本篇主要介绍逻辑互连中的AC耦合电容。 1、AC耦合电容的作用 source和sink端DC l
    的头像 发表于 12-20 12:04 6850次阅读
    逻辑电平之<b class='flag-5'>AC</b><b class='flag-5'>耦合</b><b class='flag-5'>电容</b>的应用

    AC耦合电容优化(上)

    要的系数指标,插损曲线和回损曲线可以很好反应通道损耗以及阻抗不连续性。仿真插损曲线和回损曲线如上图3.4所示。插损和回损曲线可以和后续优化后的曲线做一个简单的对比。3.2.AC耦合电容
    发表于 10-21 09:56

    AC耦合电容优化(下)

    的差模转共模对比,同样红色为对称摆放,蓝色为不对称,可以看出不对称将带来更多共模信号,将对EMI带来潜在的威胁。3.4.时域波形对比时域波形是判断信号质量好坏最直观的表现。通过对AC耦合
    发表于 10-21 09:57

    【转帖】高频电路设计中耦合电容的重要性

    放置的问题,另一个困扰大家的就是容值的选取了。这样说,我们的整个串行等效出的电阻R是固定的,那么AC
    发表于 07-12 17:11

    中加入AC耦合电容的原因是什么

     在硬件设计过程中,在很多高速串行信号中,都会使用到AC耦合电容,既然在设计高速串行电路时,任何
    发表于 05-23 07:03

    AC耦合电容组装结构怎么优化

    优化不好,可能就会导致你整个高速电路设计失败。在高速串行中,为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点),需要在通路
    发表于 06-24 06:48

    别忽视!高速电路可能毁于未优化的AC耦合电容

    通道的任何位置?这就是笔者最初做高频电路时,在这颗电容使用上遇到的第一个问题——AC耦合电容
    发表于 09-19 11:15

    使用Keysight E5910A串行优化工具测试和优化高速串行

    使用Keysight E5910A串行优化工具测试和优化高速串行
    发表于 10-15 08:49

    AC耦合电容的影响,你真的知道吗?

    扳回局了,但是高速先生依然要和你们“争执”下去,我们要说的是,即使是简单的电容,其实在PCB设计也是很有学问的哦,你们确定了解吗? 今天我们来讲
    发表于 07-23 17:41

    如何正确理解AC耦合电容

    直接反射的能量,所以绝大多数串行要求这颗AC耦合电容放在接收端。但也有例外,笔者之前做板对板
    发表于 07-07 07:30

    AC耦合电容的选取

    。  作者还有些相关的推导:  我直接说下结论,这里作者通过长连0/1,推导出了电容值与数据码型相关抖动大小的公式。  很长我也没有看完,不过结论:这个
    发表于 03-24 15:07

    完成闭环设计,基于仿真软件的AC耦合电容阻抗优化

    本文首先介绍了高速串行链路设计中AC耦合电容阻抗优化的重要性,然后阐述如何利用软件ViaExpert对AC
    发表于 11-04 11:48 1330次阅读
    完成闭环设计,基于仿真软件的<b class='flag-5'>AC</b><b class='flag-5'>耦合</b><b class='flag-5'>电容</b>阻抗优化

    逻辑电平中逻辑互连的AC耦合电容

    一般AC耦合电容的位置和容值大小都是由信号的协议或者芯片供应商去提供,对于不同信号和不同芯片,其位置和容值大小都是不一样的。比如PCIE信号要求AC
    发表于 01-07 16:30 7次下载

    逻辑互连之AC耦合电容综述

    逻辑互连之AC耦合电容综述
    发表于 09-10 15:08 4次下载

    为什么要在串行链路中加入一个AC耦合电容呢?

    在很多高速串行信号中,都会使用到AC耦合电容,既然在设计高速串行电路时,任何一个小小的不同都会引起信号完整性问题
    发表于 01-14 10:04 640次阅读