Cadence扩展全新Virtuoso平台,提供优化系统设计并支持5nm及仿真驱动布线

2018-04-11 16:40 次阅读

中国上海,2018年 4月 11日– 楷登电子(美国 Cadence公司,NASDAQ: CDNS)今日正式发布Cadence® Virtuoso®定制 IC设计平台的技术升级和扩展,进一步提高电子系统和 IC设计的生产力。新技术涉及Virtuoso 系列几乎所有产品,旨在为系统工程师提供更稳健的设计环境和生态系统,助其实现并分析复杂芯片、封装、电路板和系统。

增强版 Virtuoso系统设计平台

Virtuoso平台 2018全新内容中,最重要的是去年发布且荣获奖项的 Virtuoso System Design Platform,基于全面升级和扩展的Virtuoso系统设计平台,设计师可以无缝编辑并分析最复杂的异构系统。封装、光电、IC模拟与 RF工程师皆可在同一个平台上操作并充分使用 Virtuoso平台深具信任的完整设计应用。

Cadence扩展全新Virtuoso平台,提供优化系统设计并支持5nm及仿真驱动布线

新系统设计环境的核心是集合了多项新技术允许设计师在同一平台下对不同工艺不同技术的设计进行同步编辑。同时该系统设计平台与 Cadence SIP Layout方案以及Sigrity™ 分析技术实现无缝互联,为设计师提供完整的“芯片至电路板”设计工具。

Virtuoso高阶节点设计与布局

全新发布的Virtuoso 平台中,Cadence采用了创新的高阶节点技术,实现从 22nm 到 5nm所有工艺的设计加速。通过与领先代工厂、生态系统合作伙伴及客户的紧密合作,Cadence研发出可以利用创新方法自动管理工艺复杂度的先进技术,帮助设计师更加专注于设计目标。在电路设计和分析方面,针对FinFET 设计开发的先进统计算法可以在设计早期发现工艺参量变化引起的电路性能波动,将工艺参量变化对设计影响的分析时间减少约20%。

布局设计方面,一种独特的多网格系统可以提取最新7nm 和5nm 工艺的复杂设计规则,同时允许设计师增加布局和布线技术的使用,大幅提升布局设计的生产力。在7nm 节点下,上述优化可将布局工作量减少3 倍以上。

Virtuoso先进设计方法学与自动化

Cadence研发了多项提升模拟设计和分析的技术。通过与Cadence Spectre®电路仿真器集成,并采用先进分析技术减少设计迭代,Virtuoso模拟设计环境(ADE)的仿真吞吐量提升高达 3 倍。Virtuoso ADE Verifier也加入了专属新功能,汇集了跨领域电气规范,使实现标准合规(ISO 26262 等标准)的难度降低了约 30%。

凭借保障电路完整性和性能的一系列专属设计技术,Virtuoso布局环境正从“电气感知布局”进化为业界首个“电气和仿真驱动”的布局方式。全新仿真驱动布局可以解决关键电路和高阶节点设计中的许多电迁移(EM)和寄生问题。为了提高布局的自动化水平,新环境加入了多项针对层次化版图规划的突破性技术,以及全新的布局和布线自动化技术,大幅提高布局设计生产力,并缩短布局时间。

鉴于当今芯片的复杂程度愈演愈烈,其中一个很大的设计难题是如何将布局任务在设计团队间进行合理分配。增强版Virtuoso 平台加入了创新的并行实时团队设计编辑功能,允许团队对布局任务进行分配并探索各种假设情形。这一功能对设计规则检查(DRC)的修改、芯片完成和人工布线都十分有用。

Cadence预计,电气驱动布线和走线编辑、实时设计编辑与革命性设计规划技术的全新布局环境可以将生产力提升达 50%。

“在Bosch,当我们设计关键任务的系统时,可靠性是我们的第一考量。我们对EDA 工具的要求是,其不仅能帮助我们的工程师高效地设计、分析、布排电路,达到可靠性标准,而且还不能拖累项目的整体生产力,”Bosch公司 EDA 高级项目经理Göran Jerke 表示。“通过与Cadence 的长期合作,我们在过去的电气感知布局和最新的电气驱动布局方面都取得了宝贵成果。”

“我们的目标是向客户提供最完整的解决方案,通过贯通芯片、封装、模组和电路板等各设计领域的无缝互联流程,帮助客户更好地设计并验证包括模拟、混合信号、RF和光电产品在内的各种异构系统,” Cadence 公司资深副总裁兼定制IC 和PCB 事业部总经理Tom Beckley 表示。“全新Virtuoso平台是在大获成功的Virtuoso 电气感知设计布局套件基础之上开发而成的,它突破性的分析功能与电气驱动布局功能可以提升设计实现的可靠性。此外,它还能支持包括5nm 节点在内的最先进工艺技术。通过与领先代工厂、生态系统合作伙伴和客户展开合作,我们成功实现了定制和仿真设计方法学的大幅增强。”

关于楷登电子 Cadence

Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。

收藏 人收藏
分享:

评论

相关推荐

cadence导出网表到Allegro弹出错误怎么解决?新手使用cadence求教程

第一类: #1 ERROR(ORCAP-36032): Duplicate Reference Designator R?: SCHEMATIC1, PAGE1 (6.60, ...

发表于 08-18 22:44 221次 阅读
cadence导出网表到Allegro弹出错误怎么解决?新手使用cadence求教程

CadenceAlpRoGo和OrCAD(包括EDM)的新特性和增强性能详细概述

本文描述了CadenceAlpRoGo和OrCAD(包括EDM)产品在172-2016版本(也被称为....

发表于 08-14 18:44 18次 阅读
CadenceAlpRoGo和OrCAD(包括EDM)的新特性和增强性能详细概述

请问在官网下载的资料要用Cadence的哪个版本打开16.2如何设置可以打开?

还请多指教!

发表于 08-14 07:00 39次 阅读
请问在官网下载的资料要用Cadence的哪个版本打开16.2如何设置可以打开?

请问有没有cadence allegro HDL视频教程,我现在在学习这个软件

cadence allegro HDL视频教程请问论坛里有没有大佬有,我现在在学习这个软件。属于刚入门的。 ...

发表于 08-08 16:53 408次 阅读
请问有没有cadence allegro HDL视频教程,我现在在学习这个软件

请问谁有AD8210的库。AD的元件是否有库信息

TI上的元件都有库信息,就是可以直接转化成AD或者cadenc能用的原理图库,请问ADI有吗?...

发表于 08-08 06:16 36次 阅读
请问谁有AD8210的库。AD的元件是否有库信息

请问cadence HDL创建元件库时为什么没有元件封装预览?

各位大牛,请教个cadence hdl建库问题,为什么我的concept没有元件封装预览? 我的是这个界面: 别人的为啥右边有黑色的...

发表于 07-27 23:59 157次 阅读
请问cadence HDL创建元件库时为什么没有元件封装预览?

楷登电子发布增强型 Cadence® Voltus™IC 电源完整性解决方案

楷登电子(NASDAQ:CDNS)今日宣布,发布增强型 Cadence® Voltus™IC 电源完....

的头像 人间烟火123 发表于 07-26 15:59 867次 阅读
楷登电子发布增强型 Cadence® Voltus™IC 电源完整性解决方案

Cadence发布Cadence Sigrity 2018版本,可帮助设计团队进一步缩短PCB设计周期

美国Cadence公司近日宣布发布Cadence Sigrity 2018版本,该版本包含最新的3D....

的头像 半导体动态 发表于 07-25 17:59 286次 阅读
Cadence发布Cadence Sigrity 2018版本,可帮助设计团队进一步缩短PCB设计周期

请问有TMS320C6457的参考原理图吗 ?

您好!     我正在进行TMS320C6457的硬件设计,想寻找Cadence 版本的TMS320C6457芯片原理图库,另外,请问有...

发表于 07-25 08:10 18次 阅读
请问有TMS320C6457的参考原理图吗 ?

请问PCB editor颜色配置文件那些比较好用?

我是AD的老用户,现在转战cadence,对cadence PCB editor的颜色显示实在是很难习惯,各个层之间对比不明显,请问哪位有比较...

发表于 07-24 17:56 212次 阅读
请问PCB editor颜色配置文件那些比较好用?

我用cadence 16.6为什么会出现下面情况!封装没问题!路径也没问题啊!

WARNING(SPMHUT-127): Could not find padstack PAD292CIR174D.     due to ERROR(S...

发表于 07-20 13:27 527次 阅读
我用cadence 16.6为什么会出现下面情况!封装没问题!路径也没问题啊!

virtuoso仿真出现ERROR (OSSHNL-514),该怎么解决?

ERROR (OSSHNL-514): Netlist generation failed because of the errors reported above. The netlist might not h...

发表于 07-17 20:43 260次 阅读
virtuoso仿真出现ERROR (OSSHNL-514),该怎么解决?

如何在cadence原理图中批量修改元件属性?

要一次性修改多个元件的某个属性值。比如带我的师傅安排我做的是:你把原理图中所有value值为1005....

的头像 面包板社区 发表于 07-17 18:28 429次 阅读
如何在cadence原理图中批量修改元件属性?

如何解决ALLEGRO16.2出现的“changes not saved, cannot update the env file”问题

运行Cadence16.2的Allegro PCB Editor时,在Setep→Use Pref....

的头像 电子发烧友网工程师 发表于 07-15 09:50 238次 阅读
如何解决ALLEGRO16.2出现的“changes not saved, cannot update the env file”问题

Cadence Tensilica Vision P6 DSP 助力AI和视觉应用性能提升

现代智能边缘设备和智能手机需要愈加复杂且丰富的图像处理功能,以及基于AI的功能。先进的视觉和AI技术....

的头像 Cadence楷登 发表于 07-13 15:30 790次 阅读
Cadence Tensilica Vision P6 DSP 助力AI和视觉应用性能提升

三十而立的Cadence与IC产业携手向前

台湾地区从1980年代后期逐渐建立起完整的半导体上、中、下游供应链,Cadence可说见证并亲身参与....

的头像 面包板社区 发表于 07-11 08:33 749次 阅读
三十而立的Cadence与IC产业携手向前

Cadence 与 ARM 未来的合作方向

2011ARM Techcon上,Cadence的市场部负责人Pankaj为我们介绍了Cadence....

的头像 ARM视频 发表于 06-26 14:11 606次 观看
Cadence 与 ARM 未来的合作方向

基于系统级的开发方法实现芯片、封装、电路板工具的协作

为了攻克最新的设计难题,我们不断对工具进行改善和提升。比如说,从2014年到2017年,Cadenc....

的头像 Cadence楷登 发表于 06-22 10:44 2328次 阅读
基于系统级的开发方法实现芯片、封装、电路板工具的协作

PCB项目在Cadence和Altium Designer之间的转换

本篇文章列举了Altium Designer 对于Cadence开发平台所具有的优势:一体化的设计开....

发表于 06-22 10:17 296次 阅读
PCB项目在Cadence和Altium Designer之间的转换

介绍了ADAS的计设趋势及应用

探讨了ADAS的应用及计设趋势 主持人:Stephan Ohr, Gartner Research....

的头像 英特尔 Altera视频 发表于 06-22 01:52 407次 观看
介绍了ADAS的计设趋势及应用

请问为什么CADENCE中差分线对会贴在一起?

我设置了线宽为8,线间距为20.但是走线时差分线对就会贴在一起,求解 ...

发表于 06-20 12:30 289次 阅读
请问为什么CADENCE中差分线对会贴在一起?

Cadence软件的介绍和CMOS集成电路的版图设计详细资料概述

本文档的主要内容介绍的是Cadence软件的介绍和CMOS集成电路的版图设计详细资料内容包括:1. ....

发表于 06-15 08:00 142次 阅读
Cadence软件的介绍和CMOS集成电路的版图设计详细资料概述

美商传威TranSwitch高速接口IP资产被Cadence收购

Cadence设计系统公司宣布已收购美商传威(TranSwitchCorp.)公司高速接口IP资产,....

发表于 06-02 11:00 94次 阅读
美商传威TranSwitch高速接口IP资产被Cadence收购

Cadence联手MathWorks提供无缝集成解决方案

Cadence与MathWorks的无缝集成可以简化数据交换过程,增强分析能力,缩短PCB设计周期。

的头像 Cadence楷登 发表于 05-24 10:45 1768次 阅读
Cadence联手MathWorks提供无缝集成解决方案

2017全球EDA市场曾达22亿美元 Cadence公司EDA让人刮目相看

Altium Content研发团队很高兴地向您宣布,Microchip板级元件的更新——1500个....

发表于 05-22 07:18 656次 阅读
2017全球EDA市场曾达22亿美元  Cadence公司EDA让人刮目相看

首款模拟IC方案,解决产品三大阶段可靠性问题

Cadence® Legato™ Reliability解决方案 - 业内首款为汽车、医药、工业、航....

的头像 Cadence楷登 发表于 05-15 09:39 1191次 阅读
首款模拟IC方案,解决产品三大阶段可靠性问题

DDR4已经OUT Cadence宣布DDR5全新进展

DDR4内存目前还是绝对主流,不断被深入挖潜,频率已经突破5GHz,不过下一代DDR5也已经蠢蠢欲动....

的头像 半导体观察IC 发表于 05-11 11:48 1090次 阅读
DDR4已经OUT Cadence宣布DDR5全新进展

用cadence导出一个蓝色的图纸!怎么做?

那这怎么跟cadence扯上关系了,打印出蓝色的图纸和真正的硫酸纸并不是一个效果的啊,额……,其实是....

的头像 面包板社区 发表于 05-09 16:19 927次 阅读
用cadence导出一个蓝色的图纸!怎么做?

寒武纪首款智能云端芯片应用Cadence Z1硬件仿真加速平台

寒武纪云端智能芯片产品MLU100中集成了Cadence Memory interface IP和I....

的头像 Cadence楷登 发表于 05-08 16:53 2078次 阅读
寒武纪首款智能云端芯片应用Cadence Z1硬件仿真加速平台

Innovus为28nm SoC实现更大规模设计和更高质量的结果

瑞昱半导体股份有限公司(Realtek Semiconductor Corp.)将Cadence® ....

的头像 Cadence楷登 发表于 05-08 10:57 990次 阅读
Innovus为28nm SoC实现更大规模设计和更高质量的结果

Cadence® Sigrity™ 2017 OptimizePI™ QIR2 版本中的新增功能

目标阻抗检查是评判PDN性能pass/fail的极好指标。除了已经执行的连续曲线检查之外,Optim....

的头像 CadencePCB和封装设计 发表于 04-28 15:28 1282次 阅读
Cadence® Sigrity™ 2017 OptimizePI™ QIR2 版本中的新增功能

Allegro中的文件类型后缀汇总

Allegro根据不同性质功能的文件类型保存不同的文件后缀 allegro安装后自带的库文件路径是:....

发表于 04-25 15:44 292次 阅读
Allegro中的文件类型后缀汇总

Cadence PowerSI中新的曲线计算选项及应用

增添了新的S2RLGC功能,通用RLGC,可用于常规S参数的处理。新功能可以作用于多端口数据(例如,....

的头像 CadencePCB和封装设计 发表于 04-25 09:01 1834次 阅读
Cadence PowerSI中新的曲线计算选项及应用

cadence布线过程中生成光绘文件中断怎么办

看下图,我在设置top布线层的时候,选择了boundary这个选项中的top,结果就会在电路版中,显....

发表于 04-24 10:45 238次 阅读
cadence布线过程中生成光绘文件中断怎么办

一文读懂Cadence® Sigrity™产品QIR2 新增功能

本节介绍Cadence® Sigrity™ 2017 QIR2版本中XtractIM™的新增功能。在....

的头像 CadencePCB和封装设计 发表于 04-20 08:55 1415次 阅读
一文读懂Cadence® Sigrity™产品QIR2 新增功能

中国EDA发展的点在哪里?由点突破到全产业链

2017年全球包括EDA、半导体知识产权(SIP),以及服务等在内的整体EDA产业市场规模约为85-....

发表于 04-12 17:26 1331次 阅读
中国EDA发展的点在哪里?由点突破到全产业链

Cadence全新Tensilica Vision Q6 DSP IP助力提升视觉与AI性能

楷登电子今日正式推出Cadence® Tensilica® Vision Q6 DSP。该DSP基于....

的头像 人间烟火123 发表于 04-12 12:35 4846次 阅读
Cadence全新Tensilica Vision Q6 DSP IP助力提升视觉与AI性能

cadence allegro16.3常见问题解答

不小心按了Highlight Sov后部分线高亮成白色,怎样取消? 答:这个是用来检查跨分割的,取....

发表于 04-11 11:18 694次 阅读
cadence allegro16.3常见问题解答

AD PCB封装转Allegro封装或者AD PCB转Allegro PCB

AD封装转ALLEGRO封装时,要把所有封装放到一张PCB上或者分批次的放到PCB上,把PCB转成A....

的头像 PCB电路板设计 发表于 04-05 17:06 2456次 阅读
AD PCB封装转Allegro封装或者AD PCB转Allegro PCB

首款3nm测试芯片成功流片 采用极紫外光刻(EUV)技术

纳米电子与数字技术研发创新中心 IMEC 与美国楷登电子( Cadence) 公司联合宣布,得益于双....

的头像 芯智讯 发表于 03-19 15:08 2574次 阅读
首款3nm测试芯片成功流片 采用极紫外光刻(EUV)技术

于争博士cadence视频教程工程文件下载

于争博士cadence视频教程 中配套的工程文件

发表于 03-15 15:45 558次 阅读
于争博士cadence视频教程工程文件下载

从Cadence到Altium Designer的转换,为何设计中面临越来越多挑战

本篇文章主要介绍了PCB项目在不同开发平台之间进行转换的相关信息。Altium Designer 对....

的头像 电子设计 发表于 02-28 11:00 7125次 阅读
从Cadence到Altium Designer的转换,为何设计中面临越来越多挑战

Cadence小技巧:利用lib功能免除新ADE的设置

Cadence小技巧有很多,今天就来介绍一种利用lib功能免除新ADE的设置的办法。详细的内容请看文....

的头像 人间烟火123 发表于 02-18 15:00 1064次 阅读
Cadence小技巧:利用lib功能免除新ADE的设置

艾睿电子和Cadence在arrow.com推出OrCAD Entrepreneur,加速印刷电路板设计流程

艾睿电子和Cadence Design Systems公司扩大了其正在进行的合作,在Arrow.c....

的头像 人间烟火123 发表于 02-08 13:24 3783次 阅读
艾睿电子和Cadence在arrow.com推出OrCAD Entrepreneur,加速印刷电路板设计流程

Cadence如何建立PCB?Cadence建立PCB步骤详解

Cadence 是一个大型的EDA 软件,它几乎可以完成电子设计的方方面面,包括ASIC 设计、FP....

发表于 02-07 17:11 1286次 阅读
Cadence如何建立PCB?Cadence建立PCB步骤详解

Cadence常见文件格式有哪些

Allegro 拥有完善的 Constraint 设定,用户只须按要求设定好布线规则,在布线中消除....

的头像 beanxyy 发表于 02-07 14:48 2367次 阅读
Cadence常见文件格式有哪些

allegro快速设置栅格点方法步骤介绍

约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。由于它还得到Cadenc....

的头像 beanxyy 发表于 02-07 14:35 3251次 阅读
allegro快速设置栅格点方法步骤介绍

cadence布线设置/cadence pcb如何布线

其功能可缩短布线时间,并加速产品更早的上市,强大的基于形状的走线推挤功能带来了高生产效率的互联环境,....

的头像 beanxyy 发表于 02-07 14:16 1741次 阅读
cadence布线设置/cadence pcb如何布线

Cadence和Hspice详细介绍

Cadence 是一个大型的EDA 软件,它几乎可以完成电子设计的方方面面,包括ASIC 设计、FP....

发表于 02-07 13:44 665次 阅读
Cadence和Hspice详细介绍

cadence allegro pcb layout详细教程

本文为大家带来cadence allegro pcb layout详细教程 。

发表于 02-07 11:17 3930次 阅读
cadence allegro pcb layout详细教程

Cadence-V16.5-安装破解说明及具体步骤图解

由于skill 语言提供编程接口甚至与C 语言的接口,所以可以以Cadence 为平台进行扩展用户,....

的头像 beanxyy 发表于 02-07 10:42 2981次 阅读
Cadence-V16.5-安装破解说明及具体步骤图解

cadence设计流程pdf下载

本章主要内容如下:[1] 启动 Cadence IC 前的准备;[2] Command Interp....

发表于 01-18 15:43 341次 阅读
cadence设计流程pdf下载

版图布局软件Virtuoso快捷键总结资料下载

Virtuoso快捷键总结 入门级

发表于 12-21 17:32 246次 阅读
版图布局软件Virtuoso快捷键总结资料下载

cadence flash焊盘坐标计算器破解版免费下载

cadence flash焊盘坐标计算,极大的方便不规则flash焊盘制作。 注意:1,本程序中的F....

发表于 12-07 18:42 217次 阅读
cadence flash焊盘坐标计算器破解版免费下载

Cadence布线常见问题

1. 怎样建立自己的元件库? 建立了一个新的project后,画原理图的第一步就是先建立 自己所需要....

发表于 12-06 13:29 307次 阅读
Cadence布线常见问题

高速互连SPICE仿真模型

SPICE(Simulation Program for Integrated Circuits E....

发表于 12-04 10:44 109次 阅读
高速互连SPICE仿真模型

cadence是什么软件_有什么用途

Cadence 是一个大型的EDA 软件,它几乎可以完成电子设计的方方面面。包括ASIC 设计,FP....

发表于 12-04 10:00 2148次 阅读
cadence是什么软件_有什么用途

Cadence OrCAD FPGA System Planner为在PCB板的FPGA设计提供支持

Cadence OrCADFPGA System Planner为FPGA和PCB之间的协同设计提供....

发表于 11-17 20:36 493次 阅读
Cadence OrCAD FPGA System Planner为在PCB板的FPGA设计提供支持

低噪声高增益零中频放大器的设计解析

文中介绍了一种低噪声的零中频放大器的设计与实现,通过选用合适的集成运算放大器芯片,完成低噪声、高增益....

发表于 11-16 11:01 160次 阅读
低噪声高增益零中频放大器的设计解析

DDR布线规则及一些布线过程总结

多年前,无线时代(Beamsky)发布了一篇文章关于DDR布线指导的一篇文章,当时在网络上很受欢迎,....

的头像 电子工程专辑 发表于 10-16 09:22 4989次 阅读
DDR布线规则及一些布线过程总结