0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence扩展全新Virtuoso平台,提供优化系统设计并支持5nm及仿真驱动布线

西西 作者:厂商供稿 2018-04-11 16:40 次阅读

中国上海,2018年 4月 11日– 楷登电子(美国 Cadence公司NASDAQ: CDNS)今日正式发布Cadence® Virtuoso®定制 IC设计平台的技术升级和扩展,进一步提高电子系统和 IC设计的生产力。新技术涉及Virtuoso 系列几乎所有产品,旨在为系统工程师提供更稳健的设计环境和生态系统,助其实现并分析复杂芯片、封装、电路板和系统。

增强版 Virtuoso系统设计平台

Virtuoso平台 2018全新内容中,最重要的是去年发布且荣获奖项的 Virtuoso System Design Platform,基于全面升级和扩展的Virtuoso系统设计平台,设计师可以无缝编辑并分析最复杂的异构系统。封装、光电、IC模拟与 RF工程师皆可在同一个平台上操作并充分使用 Virtuoso平台深具信任的完整设计应用。

新系统设计环境的核心是集合了多项新技术允许设计师在同一平台下对不同工艺不同技术的设计进行同步编辑。同时该系统设计平台与 Cadence SIP Layout方案以及Sigrity™ 分析技术实现无缝互联,为设计师提供完整的“芯片至电路板”设计工具。

Virtuoso高阶节点设计与布局

全新发布的Virtuoso 平台中,Cadence采用了创新的高阶节点技术,实现从 22nm 到 5nm所有工艺的设计加速。通过与领先代工厂、生态系统合作伙伴及客户的紧密合作,Cadence研发出可以利用创新方法自动管理工艺复杂度的先进技术,帮助设计师更加专注于设计目标。在电路设计和分析方面,针对FinFET 设计开发的先进统计算法可以在设计早期发现工艺参量变化引起的电路性能波动,将工艺参量变化对设计影响的分析时间减少约20%。

布局设计方面,一种独特的多网格系统可以提取最新7nm 和5nm 工艺的复杂设计规则,同时允许设计师增加布局和布线技术的使用,大幅提升布局设计的生产力。在7nm 节点下,上述优化可将布局工作量减少3 倍以上。

Virtuoso先进设计方法学与自动化

Cadence研发了多项提升模拟设计和分析的技术。通过与Cadence Spectre®电路仿真器集成,并采用先进分析技术减少设计迭代,Virtuoso模拟设计环境(ADE)的仿真吞吐量提升高达 3 倍。Virtuoso ADE Verifier也加入了专属新功能,汇集了跨领域电气规范,使实现标准合规(ISO 26262 等标准)的难度降低了约 30%。

凭借保障电路完整性和性能的一系列专属设计技术,Virtuoso布局环境正从“电气感知布局”进化为业界首个“电气和仿真驱动”的布局方式。全新仿真驱动布局可以解决关键电路和高阶节点设计中的许多电迁移(EM)和寄生问题。为了提高布局的自动化水平,新环境加入了多项针对层次化版图规划的突破性技术,以及全新的布局和布线自动化技术,大幅提高布局设计生产力,并缩短布局时间。

鉴于当今芯片的复杂程度愈演愈烈,其中一个很大的设计难题是如何将布局任务在设计团队间进行合理分配。增强版Virtuoso 平台加入了创新的并行实时团队设计编辑功能,允许团队对布局任务进行分配并探索各种假设情形。这一功能对设计规则检查(DRC)的修改、芯片完成和人工布线都十分有用。

Cadence预计,电气驱动布线和走线编辑、实时设计编辑与革命性设计规划技术的全新布局环境可以将生产力提升达 50%。

“在Bosch,当我们设计关键任务的系统时,可靠性是我们的第一考量。我们对EDA 工具的要求是,其不仅能帮助我们的工程师高效地设计、分析、布排电路,达到可靠性标准,而且还不能拖累项目的整体生产力,”Bosch公司 EDA 高级项目经理Göran Jerke 表示。“通过与Cadence 的长期合作,我们在过去的电气感知布局和最新的电气驱动布局方面都取得了宝贵成果。”

“我们的目标是向客户提供最完整的解决方案,通过贯通芯片、封装、模组和电路板等各设计领域的无缝互联流程,帮助客户更好地设计并验证包括模拟、混合信号、RF和光电产品在内的各种异构系统,” Cadence 公司资深副总裁兼定制IC 和PCB 事业部总经理Tom Beckley 表示。“全新Virtuoso平台是在大获成功的Virtuoso 电气感知设计布局套件基础之上开发而成的,它突破性的分析功能与电气驱动布局功能可以提升设计实现的可靠性。此外,它还能支持包括5nm 节点在内的最先进工艺技术。通过与领先代工厂、生态系统合作伙伴和客户展开合作,我们成功实现了定制和仿真设计方法学的大幅增强。”

关于楷登电子 Cadence

Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子云计算汽车电子、航空、物联网工业应用等其他的应用市场。Cadence公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    62

    文章

    877

    浏览量

    140672
  • Virtuoso
    +关注

    关注

    3

    文章

    17

    浏览量

    24904
  • 电路仿真器
    +关注

    关注

    0

    文章

    4

    浏览量

    3025
收藏 人收藏

    评论

    相关推荐

    Cadence推出全新数字孪生平台Millennium Platform

    多物理场系统设计和分析的先进工具。该平台率先在业界提供了硬件/软件(HW/SW)加速的数字孪生解决方案,旨在提高性能和能效比,加速高保真计算流体力学(CFD)仿真
    的头像 发表于 02-03 11:31 566次阅读

    Imagination在OnCloud平台上使用AI驱动Cadence Cerebrus优化PPA结果,加快低功耗GPU的交付

    内容提要通过利用CadenceAI驱动云端数字全流程,Imagination成功将其最新5nm节点的漏电功耗降低20%,将总功耗降低6%,同时改善了面积和性能Imagination利用
    的头像 发表于 10-19 08:28 435次阅读
    Imagination在OnCloud<b class='flag-5'>平台</b>上使用AI<b class='flag-5'>驱动</b>的<b class='flag-5'>Cadence</b> Cerebrus<b class='flag-5'>优化</b>PPA结果,加快低功耗GPU的交付

    Imagination在OnCloud平台上使用AI驱动Cadence Cerebrus优化PPA结果,加快低功耗GPU的交付

    2 Imagination 利用 Cadence Cerebrus 生成式 AI 技术自动优化其最新的 5nm GPU 设计 3 软件即服务(SaaS)模型提供了一种经济实惠且快速的
    的头像 发表于 10-18 15:50 163次阅读

    Cadence 定制/模拟设计迁移流程加速 TSMC 先进制程技术的采用

    ● AI 驱动Cadence Virtuoso Studio 助力 IC 设计在 TSMC 的制程技术之间实现迁移时自动优化电路 ●  新的生成式设计技术可将设计迁移时间缩短
    的头像 发表于 09-27 10:10 312次阅读

    Cadence 推出新一代 AI 驱动的 OrCAD X 平台支持Cadence OnCloud,助力PCB设计提速 5 倍

    内容提要 生成式 AI 自动化,将布局布线时间由几天缩短到几分钟 集成 Cadence OnCloud,支持数据管理和合作,与易于使用的新版 layout 界面一起配合,有效提升设计人员的生产力
    的头像 发表于 09-14 13:40 1496次阅读
    <b class='flag-5'>Cadence</b> 推出新一代 AI <b class='flag-5'>驱动</b>的 OrCAD X <b class='flag-5'>平台</b>,<b class='flag-5'>支持</b><b class='flag-5'>Cadence</b> OnCloud,助力PCB设计提速 5 倍

    Cadence Virtuoso版图设计工具之Virtuoso CIW界面介绍

    Cadence Virtuoso定制设计平台的一套全面的集成电流(IC)设计系统,能够在多个工艺节点上加速定制IC的精确芯片设计,其定制设计平台
    的头像 发表于 09-11 15:14 3283次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>Virtuoso</b>版图设计工具之<b class='flag-5'>Virtuoso</b> CIW界面介绍

    Cadence 与 Arm 合作,成功利用 Cadence AI 驱动流程加速 Neoverse V2 数据中心设计

    内容提要 ● Cadence 优化了其 AI 驱动的 RTL-to-GDS 数字流程,并为 Arm Neoverse V2 平台提供了相应的
    的头像 发表于 09-05 12:10 3168次阅读

    Virtuoso Studio 大神集结!寻找对平台了如指掌的你(第四期)

    了新一代定制设计平台 Cadence Virtuoso Studio ,该平台采用全新的底层架构,以独特的方法来管理设计流程,可将当今大型设
    的头像 发表于 09-01 12:20 414次阅读
    <b class='flag-5'>Virtuoso</b> Studio 大神集结!寻找对<b class='flag-5'>平台</b>了如指掌的你(第四期)

    Virtuoso Studio 大神集结!寻找对平台了如指掌的你(第三期)

    了新一代定制设计平台 Cadence Virtuoso Studio ,该平台采用全新的底层架构,以独特的方法来管理设计流程,可将当今大型设
    的头像 发表于 07-11 12:15 241次阅读
    <b class='flag-5'>Virtuoso</b> Studio 大神集结!寻找对<b class='flag-5'>平台</b>了如指掌的你(第三期)

    Cadence 扩大了与 Samsung Foundry 的合作,依托 Integrity 3D-IC平台提供独具优势的参考流程

    ❖  双方利用 Cadence 的 Integrity 3D-IC 平台优化多晶粒规划和实现,该平台是业界唯一一个整合了系统规划、封装和
    的头像 发表于 07-06 10:05 337次阅读

    Cadence Virtuoso Studio流程获得Samsung Foundry认证,支持先进工艺技术的模拟IP自动迁移

    先进节点经过优化 中国上海, 2023 年 7 月 4 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,搭载最新生成式 AI 技术的 Cadence  Virt
    的头像 发表于 07-04 10:10 476次阅读

    Cadence基于AI的Cadence Virtuoso Studio设计工具获得认证

    ● Samsung Foundry 有众多 PDK 系列,可搭配 Virtuoso Studio 用于简化模拟、定制和射频设计,最高支持 SF 2nm 技术 ● Virtuoso St
    的头像 发表于 06-30 10:08 705次阅读

    快来测测你对 Virtuoso Studio 了解多少?(第二期)

    了新一代定制设计平台 Cadence Virtuoso Studio ,该平台采用全新的底层架构,以独特的方法来管理设计流程,可将当今大型设
    的头像 发表于 06-13 12:15 567次阅读
    快来测测你对 <b class='flag-5'>Virtuoso</b> Studio 了解多少?(第二期)

    Ansys二维光栅出瞳扩展系统优化

    本文提出并演示了一种以二维光栅耦出的光瞳扩展(EPE)系统优化和公差分析的仿真方法。
    的头像 发表于 05-23 10:32 425次阅读
    Ansys二维光栅出瞳<b class='flag-5'>扩展</b><b class='flag-5'>系统</b><b class='flag-5'>优化</b>

    Cadence 推出开拓性的 Virtuoso Studio,以人工智能为助力,开启模拟、定制和 RFIC 设计的未来

    这是一个业界用于打造差异化定制芯片的领先平台,可借助生成式 AI 技术显著提升设计生产力; Virtuoso Studio 与 Cadence 最前沿的技术和最新的底层架构集成,助力设计工
    发表于 04-20 15:52 513次阅读
    <b class='flag-5'>Cadence</b> 推出开拓性的 <b class='flag-5'>Virtuoso</b> Studio,以人工智能为助力,开启模拟、定制和 RFIC 设计的未来