以计数器为32位为例:FPGA中计数器设计探索

FPGA极客空间 2018-03-24 11:07 次阅读

我知道,我对与电子有关的所有事情都很着迷,但不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得“鹤立鸡群”,真是非常棒的器件。如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你。

FPGA中计数器设计探索,以计数器为32位为例:

第一种方式,直接定义32位计数器。

reg [31:0]count;

quartus ii 下的编译,资源消耗情况。

85C模型下的时钟频率。

0C模型下的时钟频率。

chip planner下资源分布情况。

第二种方式,定义2个16位计数器。

reg [15:0]count1,count2;

quartus ii 下的编译,资源消耗情况。

85C模型下的时钟频率。

0C模型下的时钟频率。

chip planner下资源分布情况

从上述两种情况来看,结合C4内部LAB的结构,两种方式消耗资源一样多,两种模型下的时钟频率比较接近。

值得注意的是,以上测试是在资源足够频率不高的条件下测试的。根据经验,当资源使用较多,时钟频频较高时,建议使用方式二。

原文标题:FPGA中计数器设计探索

文章出处:【微信号:ALIFPGA,微信公众号:FPGA极客空间】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

FX3 FPGA固件加载只能做一次

嗨,大家好! 我正在尝试使用FPGA固件加载来实现FX3 SLIFO应用程序,这是基于CuffFPGALaveFIFTIFNC的...

发表于 11-19 16:30 9次 阅读
FX3 FPGA固件加载只能做一次

FPGA系统设计的Xilinx软件使用方法

Solution:在对FPGA设计进行最初步的系统规划的时候,需要进行模块划分,模块接口定义等工作。通常,我们只能在纸上进行设计...

发表于 11-19 11:36 15次 阅读
FPGA系统设计的Xilinx软件使用方法

基于EP2SGX系列FPGA的PCI接口设计

0 引 言 在现代雷达数据处理系统和其他应用系统中,传统的ISA、EISA等总线已逐渐无法适应高速数据传输的要求。而PCI局...

发表于 11-19 11:35 15次 阅读
基于EP2SGX系列FPGA的PCI接口设计

ARM、DSP、FPGA的技术特点和区别

在嵌入式开发领域,arm是一款非常受欢迎的微处理器,其市场覆盖率极高,dsp和fpga则是作为嵌入式开发的协处理器,协助微处理器更...

发表于 11-19 11:07 132次 阅读
ARM、DSP、FPGA的技术特点和区别

Xilinx FPGA的复位:全局复位并不是好的处理方式

通常情况下,复位信号的异步释放,没有办法保证所有的触发器都能在同一时间内释放。触发器在A时刻接收到复....

的头像 电子发烧友网工程师 发表于 11-19 10:34 120次 阅读
Xilinx FPGA的复位:全局复位并不是好的处理方式

如何选择高效的深度学习硬件?剖析GPU、FPGA、ASIC和DSP

第一个问题是由于 nn-X 采用了固定的 10x10 卷积引擎,而当它在执行 3x3 卷积时,只有 ....

的头像 电子发烧友网工程师 发表于 11-19 10:20 177次 阅读
如何选择高效的深度学习硬件?剖析GPU、FPGA、ASIC和DSP

8655A同步器/计数器操作和维修手册

08655-90001 (March 1976) The 8655A Synchronizer / Counter is a discontinued product. This manual is provided for i...

发表于 11-19 10:06 13次 阅读
8655A同步器/计数器操作和维修手册

请问能将FPGA输出的差分时钟作为AD9954的参考时钟输入吗?

比如FPGA输出一个50M的差分时钟,DDS用这做参考,里面做8倍频得到400M的系统时钟 这样可行么,请大家赐教 以前的方案...

发表于 11-19 09:13 20次 阅读
请问能将FPGA输出的差分时钟作为AD9954的参考时钟输入吗?

AD9779在154.32MHz处有一幅度相差50dbc左右的杂散信号

请教下各位,我使用FPGA出频率为30MHz的数字信号,数据速率为61.44MHz,给AD9779当输入,AD9779内部做122.88MHz的...

发表于 11-19 08:57 11次 阅读
AD9779在154.32MHz处有一幅度相差50dbc左右的杂散信号

Arduino开发板定时器定时中断的详细资料免费下载

arduino定时器包含定时器/计数器0,定时器/计数器1,定时器/计数器2三个。定时器/计数器0和....

发表于 11-19 08:00 10次 阅读
Arduino开发板定时器定时中断的详细资料免费下载

基于fpga的fir滤波器的实现quartus ii编译出问题

quartus ii编译出问题

发表于 11-18 21:01 7次 阅读
基于fpga的fir滤波器的实现quartus ii编译出问题

基于fpga的fir滤波器有人会做吗

有人会做吗

发表于 11-18 20:52 7次 阅读
基于fpga的fir滤波器有人会做吗

快速解决ADF5356频率锁定位

最近使用ADF5356 | 小数N分频锁相环 (PLL)实现信号源,FPGA控话制SPI,始终不能锁定,初始化配置899MHZ没问题,...

发表于 11-18 20:47 6次 阅读
快速解决ADF5356频率锁定位

FPGA的开发流程和物理含义和实现目标详解

FPGA的开发流程是遵循着ASIC的开发流程发展的,发展到目前为止,FPGA的开发流程总体按照图1进....

发表于 11-18 09:55 83次 阅读
FPGA的开发流程和物理含义和实现目标详解

FPGA EDA工具常见的报错分析与处理

在用verilog编写代码的时候出现错误提示:“mixed single- and double-e....

发表于 11-18 09:15 71次 阅读
FPGA EDA工具常见的报错分析与处理

EDA的FPGA设计和IC设计工具介绍

世界三大EDA厂商一般指的是Cadence, Synopsys, Mentor Graphics,四....

发表于 11-18 09:06 112次 阅读
EDA的FPGA设计和IC设计工具介绍

赛灵思超越FPGA转型为平台供应商 打造灵活应变的世界

“我在跑马拉松的时候,身心都受到了磨砺。因此我明白了一个道理,想要把一件事做得更好,必须要持续不断地....

发表于 11-17 11:36 167次 阅读
赛灵思超越FPGA转型为平台供应商 打造灵活应变的世界

ASIC、FPGA、DSP正处于并将长期处于竞争竞合阶段

在相当长的一段时间内,FPGA、ASIC、DSP三者不同的技术特征造就了它们不同的应用领域,DSP在....

发表于 11-17 11:30 71次 阅读
ASIC、FPGA、DSP正处于并将长期处于竞争竞合阶段

高云半导体携带RISC-V FPGA设计易用性方案出席RISC-V论坛

高云半导体FPGA应用研发总监高彤军作了题为“基于RISC-V微处理器的FPGA解决方案”的专题演讲....

的头像 人间烟火123 发表于 11-17 09:30 768次 阅读
高云半导体携带RISC-V FPGA设计易用性方案出席RISC-V论坛

如何使用FPGA实现发电机组频率测量计的设计

利用Verilog HDL 硬件描述语言自顶向下的设计方法和QuartusⅡ 软件,在复杂的可编程逻....

发表于 11-16 16:48 29次 阅读
如何使用FPGA实现发电机组频率测量计的设计

如何使用FPGA进行多功能实验板的设计与实现

设计和实现了一个以Altera FPGA的Cyclone器件EP1C6Q240C8为核心的多功能实验....

发表于 11-16 16:48 24次 阅读
如何使用FPGA进行多功能实验板的设计与实现

如何使用FPGA设计彩色图像增强系统的详细资料概述

提高显示器的视觉效果,提出增强比度扩展和色饱和度两种算法,来对彩色图像进行增强处理,为满足视频信号的....

发表于 11-16 16:48 30次 阅读
如何使用FPGA设计彩色图像增强系统的详细资料概述

如何使用FPGA实现多功能多路舵机控制器的设计概述

利用现场可编程门阵列(FPGA)构建了一个可编程片上系统(SOPC)实现能同时控制多个伺服舵机的控制....

发表于 11-16 16:48 30次 阅读
如何使用FPGA实现多功能多路舵机控制器的设计概述

ILA就像是你安插在芯片内部的一个监控摄像头

下图红框中是ILA捕获的基本信息,可以看到捕获深度是8192,这个是我们之前设定的。主要是黄色框这个....

的头像 电子发烧友网工程师 发表于 11-16 15:18 252次 阅读
ILA就像是你安插在芯片内部的一个监控摄像头

一种基于FPGA的高性能DNN加速器自动生成方案

可是,设计一个基于FPGA的高性能DNN推理加速器还是充满了困难,它需要寄存器传输级(RTL)编程技....

的头像 新智元 发表于 11-16 10:39 133次 阅读
一种基于FPGA的高性能DNN加速器自动生成方案

S7-200可编程控制器的系统手册详细资料免费下载

 S7--200的用户程序中包括了位逻辑、计数器、定时器、复杂数学运算以及与其它智能模块通讯等指令内....

发表于 11-16 08:00 37次 阅读
S7-200可编程控制器的系统手册详细资料免费下载

Virtex FPGA比前一代产品功耗降低多达50% 成本降低多达20%

全球可编程逻辑解决方案领导厂商赛灵思公司(Xilinx, Inc.)今天宣布推出新一代旗舰产品Vir....

发表于 11-15 10:09 75次 阅读
Virtex FPGA比前一代产品功耗降低多达50% 成本降低多达20%

赛灵思的四大独家秘籍大揭秘

2009年,赛灵思共同创始人之一Ross Freeman因1984年发明可编程逻辑器件(FPGA),....

发表于 11-15 09:57 86次 阅读
赛灵思的四大独家秘籍大揭秘

单片机入门教程之单片机入门的二十二个实验的详细资料概述

本文档的主要内容详细介绍的是单片机入门教程之单片机入门的四十个实验的详细资料概述主要内容包括了:1.....

发表于 11-14 16:30 48次 阅读
单片机入门教程之单片机入门的二十二个实验的详细资料概述

FPGA开发要懂得使用硬件分析仪调试——ILA

其实这儿便很简单了,可以直接在画布上添加一个ILA核,再把想要的信号线连进来就行了呀,都不需要在代码....

的头像 电子发烧友网工程师 发表于 11-14 10:47 226次 阅读
FPGA开发要懂得使用硬件分析仪调试——ILA

如何通过FPGA变成我们看到的色彩斑斓的图片

这里所谓的De-Bayer就是将Bayer格式转换成正常的RGB格式。我们采用双线性插值法,这是一个....

的头像 电子发烧友网工程师 发表于 11-14 10:42 240次 阅读
如何通过FPGA变成我们看到的色彩斑斓的图片

单片机教程之80C51的中断系统及定时和计数器的详细资料概述

本文档的主要内容详细介绍的是单片机教程之80C51的中断系统及定时和计数器的详细资料概述主要内容包括....

发表于 11-13 19:05 36次 阅读
单片机教程之80C51的中断系统及定时和计数器的详细资料概述

如何使用FPGA进行数字信号发生器的设计资料概述

数字信号发生器是数字信号处理中不可缺少的调试设备,在生产生活中的应用非常广泛。本文所设计的内容就是基....

发表于 11-13 16:40 44次 阅读
如何使用FPGA进行数字信号发生器的设计资料概述

FPGA黑金开发板AX301的用户手册详细资料免费下载

FPGA黑金开发平台学生版2014款正式发布了,此款开发平台是在前两款学生版的基础上升级而来,型号为....

发表于 11-13 16:40 52次 阅读
FPGA黑金开发板AX301的用户手册详细资料免费下载

如何使用FPGA的PCIe总线进行DMA平台设计

随着通信技术的迅速发展,LTE应运而生,LTE系统具有网络时延减少、更高的用户数据速率、系统容量和覆....

发表于 11-13 16:40 31次 阅读
如何使用FPGA的PCIe总线进行DMA平台设计

应对后摩尔定律三大趋势,赛灵思如何部署自适应计算加速平台?

11月8日,赛灵思公司全球总裁及CEO Victor Peng全球CEO峰会上表示,现在的人工智能带....

发表于 11-13 15:37 409次 阅读
应对后摩尔定律三大趋势,赛灵思如何部署自适应计算加速平台?

Xilinx公司的开发软件Vivado上的在线调试工具——ILA

“Sample Data Depth”是采样深度,深度越大意味着能看到的信息量越多。但是要切记一点,....

的头像 电子发烧友网工程师 发表于 11-13 10:32 207次 阅读
Xilinx公司的开发软件Vivado上的在线调试工具——ILA

FPGA黑金开发板的NIOS开发教程之NIOSII那些事儿 REV7.0教材免费下载

本文档的主要内容详细介绍的是FPGA黑金开发板的NIOS开发教程之NIOSII那些事儿 REV7.0....

发表于 11-13 08:00 18次 阅读
FPGA黑金开发板的NIOS开发教程之NIOSII那些事儿 REV7.0教材免费下载

蜂鸟FPGA开发板及JTAG下载器详细说明

为了便于初学者能够快速地学习RISC-V CPU设计和RISC-V嵌入式开发,蜂鸟E203开源MCU....

的头像 硅农亚历山大 发表于 11-12 17:10 276次 阅读
蜂鸟FPGA开发板及JTAG下载器详细说明

AVR单片机的优势特征及未来发展展望

首先,对于非专业人员来说,选择AVR单片机的最主要原因,是进入AVR单片机开发的门槛非常低,只要会操....

发表于 11-12 15:49 87次 阅读
AVR单片机的优势特征及未来发展展望

Silexica发布了多核软件开发工具SLX的最新版本

SLX for FPGA可对C/C++代码进行深入分析,全面了解软件相互依赖性、应用程序热点以及并行....

的头像 电子发烧友网工程师 发表于 11-12 14:20 197次 阅读
Silexica发布了多核软件开发工具SLX的最新版本

中美贸易战激烈 国产FPGA现状堪忧

“芯片投入产出比不高。国内投入不断加大,但实际效果并不明显,科技研发回报周期长,投资分散,导致投入产....

发表于 11-12 11:03 711次 阅读
中美贸易战激烈 国产FPGA现状堪忧

赛灵思收购深鉴科技 意在加速从云到端应用上FPGA加速技术的部署

对于此次收购,赛灵思的解读是赛灵思从FPGA器件向自适应计算加速平台提供商演变的战略,就是要加速从云....

发表于 11-12 10:59 241次 阅读
赛灵思收购深鉴科技 意在加速从云到端应用上FPGA加速技术的部署

赛灵思以推出业界首款FPGA和开创无晶圆厂经营模式闻名

近年来的创新让赛灵思从传统可编程逻辑公司蜕变为一家“All Programmable”公司,创建“所....

发表于 11-11 11:41 137次 阅读
赛灵思以推出业界首款FPGA和开创无晶圆厂经营模式闻名

携手大型云计算公司 赛灵思打开了与广大中小企业合作的更大空间

10月19日,赛灵思在北京举行开发者大会,这是赛灵思公司首次面向嵌入式、硬件开发者和应用开发者得大会....

发表于 11-11 11:33 167次 阅读
携手大型云计算公司 赛灵思打开了与广大中小企业合作的更大空间

FPGA并行编程:基于HLS技术优化硬件设计

作为集成电路设计领域现场可编程门阵列 (FPGA) 技术的创造者之一,赛灵思一直积极推广高层次综合 ....

发表于 11-10 11:01 110次 阅读
FPGA并行编程:基于HLS技术优化硬件设计

Vivado工程经验与各种时序约束技巧分享

首先强烈推荐阅读官方文档UG903和UG949,这是最重要的参考资料,没有之一。它提倡要在设计的早期....

发表于 11-10 10:57 126次 阅读
Vivado工程经验与各种时序约束技巧分享

如何使用FPGA实现LTE-A系统的物理下行链路

为了满足目前移动通信对系统容量和传输可靠性越来越高的需求,LTE-A(Long Term Evolu....

发表于 11-09 17:15 39次 阅读
如何使用FPGA实现LTE-A系统的物理下行链路

LTE基站系统安全性算法的介绍及如何使用FPGA设计和实现接口

在移动通信宽带化、智能终端普及化、和数据业务重要化的背景下,LIE 系统即将大规模商用,并在未来十年....

发表于 11-09 17:15 28次 阅读
LTE基站系统安全性算法的介绍及如何使用FPGA设计和实现接口

如何使用FPGA设计和实现LTE系统中的编码调制技术

2011年下半年,欧美部分国家的运营商已经开始使用LTE通信标准,并有相应的数据终端投入生产,作为3....

发表于 11-09 17:15 53次 阅读
如何使用FPGA设计和实现LTE系统中的编码调制技术

可编程模拟IC集可编程和模拟于一身

对于工程师而言,设计、评估和调试带有模拟输入/输出(I/O)接口的混合信号电路始终面临巨大挑战。真实....

发表于 11-09 10:15 229次 阅读
可编程模拟IC集可编程和模拟于一身

英特尔收购阿尔特拉 利用14nm工艺制造FPGA

美国阿尔特拉公司(Altera)发布了预定于2015年底供应样品的高端FPGA“Stratix 10....

发表于 11-09 09:51 187次 阅读
英特尔收购阿尔特拉 利用14nm工艺制造FPGA

简单介绍实时频谱分析仪

所谓实时频谱分析仪(实时频谱仪)就是指能实时显示信号在某一时刻的频率成分及相应幅度的分析仪。实时频谱....

发表于 11-08 14:27 96次 阅读
简单介绍实时频谱分析仪

赛灵思对迈络思发起收购要约 或将以每股100美元收购

赛灵思市值达220亿美元以上,该公司在此前的半导体行业并购大潮中基本上保持静观立场。市场此前推测,一....

发表于 11-08 10:23 119次 阅读
赛灵思对迈络思发起收购要约 或将以每股100美元收购

基于FPGA采样技术的等效时间采样原理剖析

在现代电子测量、通讯系统以及生物医学等领域,经常涉及对宽带模拟信号进行数据采集和存储,以便计算机进一....

发表于 11-08 09:56 113次 阅读
基于FPGA采样技术的等效时间采样原理剖析

赛灵思采用台积电16nm技术的FPGA获大单

赛灵思(Xilinx)昨(1)日宣布,旗下采用台积电最新16纳米制程的最新可编程逻辑芯片(FPGA)....

发表于 11-08 09:41 155次 阅读
赛灵思采用台积电16nm技术的FPGA获大单

如何使用FPGA和DSP进行高精度数字电源数据采集系统设计的资料概述

提出了一种新的基于FPGA+DSP的高精度数字化电源的数据采集方案。详细阐述了FPGA与DSP之.间....

发表于 11-07 17:18 55次 阅读
如何使用FPGA和DSP进行高精度数字电源数据采集系统设计的资料概述

如何使用FPGA和DSP进行高速数据采集系统设计

介绍了1种基于FPGA和DSP的高速数据采集系统的设计和实现,其FPGA采用Altera公司ACEX....

发表于 11-07 17:18 34次 阅读
如何使用FPGA和DSP进行高速数据采集系统设计

如何使用FPGA和DSP进行微小型捷联惯导系统的设计

满足导航系统设计的小型化、实时性要求,本文提出了一种基于FPGA+DSP的实现方案。该方案的设计思路....

发表于 11-07 17:18 37次 阅读
如何使用FPGA和DSP进行微小型捷联惯导系统的设计

基于8502单片机计数器对LED灯的设计

函数功能:51单片机制作的频率计(当然这个频率计的频率范围是有限制的理论值为2Hz-1MHz) 编....

发表于 11-07 16:50 109次 阅读
基于8502单片机计数器对LED灯的设计

CD4024B-MIL CMOS 7 级纹波进位二进制计数器/除法器

CD4020B,CD4024B和CD4040B是纹波进位二进制计数器。所有计数器阶段都是主从触发器。计数器的状态对每个输入脉冲的负转变进行一次计数; RESET线上的高电平将计数器重置为全零状态。输入脉冲线上的施密特触发器动作允许无限制的上升和下降时间。所有输入和输出均经过缓冲。 CD4020B和CD4040B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4040B型还提供16引脚小外形封装(M和M96后缀)。 CD4024B类型采用14引脚密封双列直插陶瓷封装(F3A后缀), 14引脚双列直插塑料封装(E后缀),14引脚小外形封装(M,MT,M96和NSR后缀),以及14引脚薄型收缩小外形封装(PW和PWR后缀) 。 特性 中速操作 完全静态操作 缓冲输入和输出 100%测试20 V时的静态电流 标准化,对称输出特性 完全静态操作 常用复位 5V,10V和15V参数额定值 在整个封装温度范围内,18 V时的最大输入电流为1μA;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): V DD = 5 V时为1 V 2 V at ...

发表于 11-02 19:21 0次 阅读
CD4024B-MIL CMOS 7 级纹波进位二进制计数器/除法器

CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD54 /74HC190是异步预设的BCD十进制计数器,而CD54 /74HC191和CD54 /74HCT191是异步预设的二进制计数器。 通过低异步并行负载(LOAD)输入完成预置数字输入(A ?? D)上的数字预置。当LOAD \为高电平,计数使能(CTEN)为低电平时,计数发生,向下/向上(D /U)输入为低电平表示减计数或低电平表示向上计数。计数器与时钟从低到高的转换同步递减或递增。 当计数器发生上溢或下溢时,MAX /MIN输出(在计数期间为低电平)变高并且在一个时钟周期内保持高电平。此输出可用于高速级联中的先行进位(参见图1)。 MAX /MIN输出还启动纹波时钟(RCO)输出,该输出通常为高电平,变为低电平,并在时钟脉冲的低电平部分保持低电平。这些计数器可以使用RCO \进行级联(参见图2)。 如果将十进制计数器预设为非法状态或在接通电源时采用非法状态,则会返回正常序列中的一个或两个计数,如状态图所示(见图3)。 特性 2-V至6-VV CC 操作(?? HC190,191) 4.5 V至5.5 VV CC 操作(?? HCT191) 55至125°C的宽工作温度范围 同步计数和...

发表于 11-02 19:21 2次 阅读
CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD54AC161 具有异步复位的同步可预设的二进制计数器

?? AC161设备是4位二进制计数器。这些同步可预置计数器具有内部进位预测功能,适用于高速计数应用。这些器件完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平会禁用计数器,并使输出在下一个时钟脉冲之后与设置数据一致,无论使能输入的电平如何。 清除功能是异步。清零(CLR)\输入的低电平将所有四个触发器输出设置为低电平,无论CLK,负载(LOAD)\或使能输入的电平如何。 进位外观 - 前端电路为n位同步应用提供级联计数器,无需额外的门控。有助于实现此功能的是ENP,ENT和纹波进位输出(RCO)。 ENP和ENT都必须高计数,并且ENT被前馈以启用RCO。当计数最大时(9或15,Q A 为高电平),启用RCO会产生高电平脉冲。这种高电平溢出纹波进位脉冲可用于实现连续级联级。无论CLK的电平如何,都允许ENP或ENT的转换。 计数器具有完全独立的时钟电路。在发生计时之前,修改操作模式的控制输入(ENP,ENT或LOAD \)的更改不会影响计数器的内容。计数器的功能(无论是启用,禁用,加载还是计数)仅由满足稳定设置和保持时间的条件决定。 特性 快速...

发表于 11-02 19:21 2次 阅读
CD54AC161 具有异步复位的同步可预设的二进制计数器

CD54AC280 9 位奇偶校验发生器/校验器

?? AC280和?? ACT280是采用高级CMOS逻辑技术的9位奇数/偶数奇偶校验发生器/检查器。偶数和奇数奇偶校验输出均可用于检查或生成长达9位的字的奇偶校验。甚至指示奇偶校验( E输出到另外的任何输入?AC280,?? ACT280奇偶校验器。 特性 缓冲输入 典型传播延迟 - 在V CC = 5V时为10ns ,T A = 25°C,C L = 50pF 超过MIL-STD-883的2kV ESD保护,方法3015 耐SCR闩锁CMOS工艺和电路设计 功耗显着降低的双极FAST ?? /AS /S速度 平衡传播延迟 < li> AC类型具有1.5V至5.5V的工作电压和30%电源的均衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是飞兆半导体的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) Function Type...

发表于 11-02 19:21 0次 阅读
CD54AC280 9 位奇偶校验发生器/校验器

CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器

CD4060B由振荡器部分和14个纹波进位二进制计数器级组成。振荡器配置允许设计RC或晶体振荡器电路。提供RESET输入,将计数器复位到全O状态并禁用振荡器。 RESET线上的高电平完成复位功能。所有计数器阶段都是主从触发器。在 O )。所有输入和输出均完全缓冲。施密特触发器对输入脉冲线的作用允许无限制的输入脉冲上升和下降时间。 CD4060B系列类型采用16引脚密封双列直插式陶瓷封装(F3A后缀), 16引脚双列直插塑料封装(E后缀),16引脚小外形封装(M,M96,MT和NSR后缀),以及16引脚薄型收缩小外形封装(PW和PWR后缀)。 特性 15 V时12 MHz时钟频率 常用复位 完全静态操作 缓冲输入和输出 施密特触发器输入脉冲线 在20 V下测试静态电流100% 标准化,对称输出特性< /li> 5 V,10 V和15 V参数额定值 符合JEDEC暂定标准No. 13B的所有要求,“B ??系列说明的标准规范” CMOS器件?? 振荡器特性: 芯片上的所有有源元件 RC或晶体振荡器配置 RC振荡器频率为690 kHz最小电压15 V 应用 控制计数器 定时器 分频器 延时电路 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品 ...

发表于 11-02 19:21 6次 阅读
CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器

CD40193B-MIL CMOS 可预设置的二进制加/减计数器(具有双时钟和复位功能)

CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线,一个PRESET \ ENABLE \控制,单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零,以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时,每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平,计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平,计数器向上或向下计数。在计数器达到计数模式下的最大计数后,CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后,BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器...

发表于 11-02 19:21 0次 阅读
CD40193B-MIL CMOS 可预设置的二进制加/减计数器(具有双时钟和复位功能)

CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器

CD40160B,CD40161B,CD40162B和CD40163B是4位同步可编程计数器。 CD40162B和CD40163B的CLEAR功能是同步的,CLEAR \输入的低电平在下一个正的CLOCK边沿将所有四个输出设置为低电平。 CD40160B和CD40161B的CLEAR功能是异步的,CLEAR \输入的低电平将所有四个输出设置为低电平,而不管CLOCK,LOAD \或ENABLE输入的状态如何。 LOAD \输入的低电平禁用计数器,并使输出与下一个CLOCK脉冲后的设置数据一致,无论ENABLE输入的条件如何。 进位预测电路提供用于n位同步应用的级联计数器,无需额外的门控。完成此功能的工具有两个计数使能输入和一个进位输出(C OUT )。当PE和TE输入均为高电平时,计数启用。 TE输入被前馈以使能C OUT 。该使能输出产生正输出脉冲,其持续时间约等于Q1输出的正部分。该正溢出进位脉冲可用于实现连续级联级。当时钟为高电平或低电平时,可能会发生PE或TE输入的逻辑转换。 CD40160B类型采用16引脚密封双列直插式陶瓷封装(F3A后缀)。 CD40161B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后...

发表于 11-02 19:21 9次 阅读
CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器

CD4518B-MIL CMOS 双路 BCD 加计数器

CD4518双BCD上行计数器和CD4520双二进制上行计数器均由两个相同的内部同步4级计数器组成。计数器级是D型触发器,具有可互换的CLOCK和ENABLE线,用于递增正向或负向转换。对于单机操作,ENABLE输入保持高电平,计数器在CLOCK的每个正向转换时前进。计数器在其RESET线上被高电平清零。 通过将Q4连接到后续计数器的使能输入,同时后者的CLOCK输入保持低电平,可以在纹波模式下级联计数器。 CD4518B和CD4520B型采用16引脚密封双列直插陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小型-outline包(M,M96和NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 特性 中速操作 - 10 V时的6 MHz典型时钟频率 正或负 - 边沿触发 同步内部进位传播 100%测试20 V时的静态电流 在整个封装温度下,18 V时的最大输入电流为1μA范围;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): 1 V,V DD = 5 V 2 V V DD = 10 V 2.5 V V DD = 15 V 5 V,10 V和15 V参数额定值 标准化,对称输出特性 符合JEDEC暂定标准No. 13B的所有...

发表于 11-02 19:21 0次 阅读
CD4518B-MIL CMOS 双路 BCD 加计数器

CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器

?? HC161,?? HCT161,?? HC163和?? HCT163是可预设的同步计数器,具有先行进位逻辑,可用于高电平高速计数应用程序。 ?? HC161和?? HCT161分别是异步复位十进制和二进制计数器; ?? HC163和?? HCT163器件分别是十进制和二进制计数器,它们与时钟同步复位。计数和并行预置都与时钟的负到正转换同步完成。 同步并行使能输入SPE的低电平禁用计数操作并允许P0到P3的数据输入要加载到计数器中(前提是满足SPE的建立和保持要求)。 所有计数器在主复位输入MR上以低电平复位。在?? HC163和?? HCT163计数器(同步复位类型)中,必须满足相对于时钟的建立和保持时间要求。 每个计数器中有两个计数使能,PE和TE提供n位级联。在所有计数器中,无论SPE \,PE和TE输入的电平(以及时钟输入,CP,在?? HC161和?? HCT161类型中)都会发生复位操作。 如果是十年计数器当电源被施加电源时,它被预置为非法状态或呈现非法状态,它将以一个计数返回到正常序列,如状态图所示。 先行进位功能简化了串行级联计数器。两个计数使能输入(PE和TE)必须为高才能计数。 TE输入通过所有四个级的Q输出进行门控,以便在最大计数时,终...

发表于 11-02 19:21 0次 阅读
CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器

CD54AC283 具有快速进位的 4 位二进制全加器

具有快速进位的?? AC283和?? ACT283 4位二进制加法器,采用先进的CMOS逻辑技术。如果总和超过15,这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性,该器件可与所有高电平有效操作数一起使用(正逻辑)或所有低电平有效操作数(负逻辑)。使用正逻辑时,如果没有进位,则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883,方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30%供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ...

发表于 11-02 19:21 0次 阅读
CD54AC283 具有快速进位的 4 位二进制全加器

CD4516B-MIL CMOS 可预设置的二进制加/减计数器

CD4510B可预置BCD向上/向下计数器和CD4516可预置二进制向上/向下计数器由四个同步时钟控制的D型触发器组成(带有门控结构)提供T型触发器功能)作为计数器连接。这些计数器可以通过RESET线上的高电平清除,并且可以通过PRESET ENABLE线上的高电平预设为卡纸输入上的任何二进制数。 CD4510B将在向上模式下最多两个时钟脉冲计数非BCD计数器状态,在向下模式下最多四个时钟脉冲。 如果保持CARRY-IN输入低电平,计数器在每个正向时钟转换时上升或下降。同步级联是通过并联所有时钟输入并将不太重要的级的CARRY-OUT连接到更重要级的CARRY-IN来实现的。 CD4510B和CD4516B可以级联在纹波中通过将CARRY-OUT连接到下一级的时钟来实现模式。如果在终端计数期间UP /DOWN输入发生变化,则必须使用时钟门控CARRY-OUT,并且在时钟为高电平时必须更改UP /DOWN输入。该方法为随后的计数阶段提供干净的时钟信号。 (见图15)。 这些器件类似于MC14510和MC14516。 CD4510B和CD4516B类型采用16引脚双列直插塑料封装( E后缀),16引脚小外形封装(NSR后缀)和16引脚薄缩小外...

发表于 11-02 19:21 8次 阅读
CD4516B-MIL CMOS 可预设置的二进制加/减计数器

CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器

CD4017B和CD4022B分别是具有10和8个解码输出的5级和4级Johnson计数器。输入包括CLOCK,RESET和CLOCK INHIBIT信号。 CLOCK输入电路中的施密特触发器动作提供脉冲整形,允许无限制的时钟输入脉冲上升和下降时间。 如果CLOCK INHIBIT信号为低电平,这些计数器在正时钟信号转换时提前一位计数。当CLOCK INHIBIT siganl为高电平时,禁止通过时钟线的计数器前进。高RESET信号将计数器清零至零计数。 Johnson计数器配置的使用允许高速操作,2输入解码门控和无尖峰解码输出。提供防锁定门控,从而确保正确的计数顺序。解码输出通常为低并且仅在它们各自的解码时隙处变高。每个解码输出在一个完整时钟周期内保持高电平。 CAR40-B信号在CD4017B中每10个时钟输入周期或CD4022B中每8个时钟输入周期完成一次,用于在多器件计数链中对后续器件进行纹波时钟。 CD4017B和CD4022B采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4017B类型还提供16引脚小外形封装(M和M9...

发表于 11-02 19:21 0次 阅读
CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器

CD54ACT283 具有快速进位的 4 位二进制全加器

具有快速进位的?? AC283和?? ACT283 4位二进制加法器,采用先进的CMOS逻辑技术。如果总和超过15,这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性,该器件可与所有高电平有效操作数一起使用(正逻辑)或所有低电平有效操作数(负逻辑)。使用正逻辑时,如果没有进位,则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883,方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30%供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ...

发表于 11-02 19:21 0次 阅读
CD54ACT283 具有快速进位的 4 位二进制全加器

CD4018B-MIL CMOS 可预设置 N 分频计数器

CD4018B类型包括5个Johnson-Counter阶段,每个阶段的缓冲Q输出和计数器预设控制选通。提供时钟,复位,数据,预设启用和5个单独的JAM输入。通过将Q \ 5,Q \ 4,Q \ 3,Q \ 2,Q \ 1信号分别馈送回DATA输入,可以实现10,8,6,4或2个计数器配置的除法。通过使用CD4011B来控制到DATA输入的反馈连接,可以实现9,7,5或3个除计数器配置。通过使用多个CD4018B单元可以实现大于10的除法功能。计数器在正时钟信号转换时提前计数一次。时钟线上的施密特触发器动作允许无限制的时钟上升和下降时间。高RESET信号将计数器清零至全零状态。高PRESET-ENABLE信号允许JAM输入信息预设计数器。提供防锁定门控以确保正确的计数顺序。 CD4018B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插式塑料封装(E后缀),16引脚小外形封装(M,M96,MT和NSR后缀),以及16引脚薄型收缩小外形封装(PW和PWR后缀)。 特性 中速运行???? 10 MHz(典型值)V DD ?? V SS = 10 V 完全静态工作 100%测试20 V时的静态电流 标准化,对称输出特性 5 V,10 V和15 V参数额定值 在整个封装温...

发表于 11-02 19:21 0次 阅读
CD4018B-MIL CMOS 可预设置 N 分频计数器

CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

?? HC192,?? HC193和?? HCT193分别是异步预置的BCD十进制和二进制向上/向下同步计数器。 < p>将计数器预设为预设数据输入(P0-P3)上的数字是通过LOW异步并行负载输入(PL)来完成的。计数器在Clock-Up输入的低到高转换(和Clock-Down输入的高电平)上递增,并在Clock-Down输入的低到高转换时递减(和高电平时钟输入)。 MR输入的高电平会覆盖任何其他输入,以将计数器清零为零状态。终端向上计数(进位)在达到零计数之前的半个时钟周期内变为低电平,并在零计数时返回高电平。倒计数模式下的终端倒计数(借用)同样在最大计数之前的半个时钟周期内变低(192中的9和193中的15)并且在最大计数时返回高。通过将较低有效计数器的进位和借位输出分别连接到下一个最重要的计数器的Clock-Up和CLock-Down输入来实现级联。 如果存在十进制计数器非法状态或在接通电源时采取非法状态,它将按一个计数返回正常顺序,如状态图所示。 特性 同步计数和异步加载 N位级联的两个输出 前瞻进行高速计数 扇出(超温范围) 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10 LSTTL负载 总线驱动器输出。 。 。 。 。 。 。 。 。...

发表于 11-02 19:21 6次 阅读
CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD40192B-MIL CMOS 可预置 BCD 加/减计数器(具有重置功能的双时钟)

CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线,一个PRESET \ ENABLE \控制,单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零,以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时,每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平,计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平,计数器向上或向下计数。在计数器达到计数模式下的最大计数后,CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后,BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器...

发表于 11-02 19:21 0次 阅读
CD40192B-MIL CMOS 可预置 BCD 加/减计数器(具有重置功能的双时钟)

CD54ACT163 具有同步复位的同步可预设的二进制计数器

?? ACT163器件是4位二进制计数器。这些同步可预设计数器具有内部进位前瞻功能,适用于高速计数设计。通过使所有触发器同时计时以使得输出在由计数使能(ENP,ENT)输入和内部门控指示时彼此一致地改变来提供同步操作。这种工作模式消除了通常与同步(纹波时钟)计数器相关的输出计数尖峰。缓冲时钟(CLK)输入触发时钟波形上升(正向)边沿的四个触发器。 计数器完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平会禁用计数器,并使输出在下一个时钟脉冲之后与设置数据一致,无论使能输入的电平如何。 清除功能是同步。无论使能输入的电平如何,清零(CLR)\输入的低电平都会在CLK的下一次低电平到高电平转换后将所有四个触发器输出设置为低电平。这种同步清除允许通过解码Q输出以获得所需的最大计数来容易地修改计数长度。用于解码的门的低电平有效输出连接到CLR \以同步清除计数器0000(LLLL)。 进位超前电路为n位同步应用提供级联计数器没有额外的门控。 ENP,ENT和纹波进位输出(RCO)有助于实现此功能。 ENP和ENT都必须高计数,并且ENT被前馈以启用RCO。...

发表于 11-02 19:20 2次 阅读
CD54ACT163 具有同步复位的同步可预设的二进制计数器

CD4029B-MIL CMOS 可预设置的加/减计数器

CD4029B由一个四级二进制或BCD十进制加/减计数器组成,在两种计数模式下均提供先行进位。输入包括单个CLOCK,CARRY-IN \(CLOCK ENABLE \),BINARY /DECADE,UP /DOWN,PRESET ENABLE和四个单独的JAN信号,Q1,Q2,Q3,Q4和一个CARRY OUT \信号作为输出。 高PRESET ENABLE信号允许JAM INPUTS信息将计数器预设为与时钟异步的任何状态。当每个JAM线为低电平时,当PRESET-ENABLE信号为高电平时,将计数器复位为零计数。当CARRY-IN \和PRESET ENALBE信号为低电平时,计数器在时钟正跳变时前进一次。当CARRY-IN \或PRESET ENABLE信号为高电平时,进程被禁止。 CARRY-OUT \信号通常为高电平,当计数器在UP模式下达到最大计数或在DOWN模式下达到最小计数时,如果CARRY-IN \信号为低电平,则变为低电平。处于低状态的CARRY-IN \信号因此可以被认为是CLOCK ENABLE \。不使用时,CARRY-IN \端子必须连接到V SS 。 当BINARY /DECADE输入为高电平时,完...

发表于 11-02 19:20 0次 阅读
CD4029B-MIL CMOS 可预设置的加/减计数器

CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器

CD4020B,CD4024B和CD4040B是纹波进位二进制计数器。所有计数器阶段都是主从触发器。计数器的状态对每个输入脉冲的负转变进行一次计数; RESET线上的高电平将计数器重置为全零状态。输入脉冲线上的施密特触发器动作允许无限制的上升和下降时间。所有输入和输出均经过缓冲。 CD4020B和CD4040B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4040B型还提供16引脚小外形封装(M和M96后缀)。 CD4024B类型采用14引脚密封双列直插陶瓷封装(F3A后缀), 14引脚双列直插塑料封装(E后缀),14引脚小外形封装(M,MT,M96和NSR后缀),以及14引脚薄型收缩小外形封装(PW和PWR后缀) 。 特性 中速操作 完全静态操作 缓冲输入和输出 100%测试20 V时的静态电流 标准化,对称输出特性 完全静态操作 常用复位 5V,10V和15V参数额定值 在整个封装温度范围内,18 V时的最大输入电流为1μA;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): V DD = 5 V时为1 V 2 V at ...

发表于 11-02 19:20 0次 阅读
CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器

SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器

HC4060-Q1器件包含一个振荡器部分和14个纹波进位二进制计数器级。此振荡器配置可实现RC-或者晶体振荡器电路设计。时钟(CLKI)输入上的高到低转换增加了计数器的值。清除(CLR)输入上的高电平会关闭振荡器( CLKO 变为高电平而CLKO变为低电平)并且将计数器复位清零(所有的Q输出为低电平)。 特性 符合汽车应用要求 2V至6V的宽运行电压范围 输出可驱动多达10个低功耗肖特基晶体管逻辑电路(LSTTL)负载 低功耗,I CC 最大80μA t pd 典型值= 14 ns ±4mA输出驱动(在5V时间) 低输出电流,最大值1μA 实现相移振荡电路(RC) - 或者晶体振荡器电路的设计 参数 与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) Function Type Rating Operating Temperature Range (C) Pin/Package   var ...

发表于 10-16 10:08 10次 阅读
SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器