侵权投诉

以计数器为32位为例:FPGA中计数器设计探索

FPGA极客空间 2018-03-24 11:07 次阅读

我知道,我对与电子有关的所有事情都很着迷,但不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得“鹤立鸡群”,真是非常棒的器件。如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你。

FPGA中计数器设计探索,以计数器为32位为例:

第一种方式,直接定义32位计数器。

reg [31:0]count;

quartus ii 下的编译,资源消耗情况。

85C模型下的时钟频率。

0C模型下的时钟频率。

chip planner下资源分布情况。

第二种方式,定义2个16位计数器。

reg [15:0]count1,count2;

quartus ii 下的编译,资源消耗情况。

85C模型下的时钟频率。

0C模型下的时钟频率。

chip planner下资源分布情况

从上述两种情况来看,结合C4内部LAB的结构,两种方式消耗资源一样多,两种模型下的时钟频率比较接近。

值得注意的是,以上测试是在资源足够频率不高的条件下测试的。根据经验,当资源使用较多,时钟频频较高时,建议使用方式二。

原文标题:FPGA中计数器设计探索

文章出处:【微信号:ALIFPGA,微信公众号:FPGA极客空间】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

2020 人工智能卓越创新奖,请为Xilinx打call

赛灵思: FPGA、可编程 SoC,以及 ACAP 自适应计算加速的发明者,“致力于打造灵活应变,万....
的头像 人间烟火123 发表于 05-27 11:38 95次 阅读
2020 人工智能卓越创新奖,请为Xilinx打call

Teledyne进一步增强数据转换器,为加速FPGA发展

为响应可编程逻辑技术的不断发展,Teledyne e2v进一步增强了其数据转换器产品组合以及支持它们....
发表于 05-27 10:05 12次 阅读
Teledyne进一步增强数据转换器,为加速FPGA发展

Xilinx全新Virtex UltraScale+ FPGA问市,生而为速

VU23P 具备一系列卓越特性,它在 Virtex UltraScale 产品组合中实现了最高的查找....
发表于 05-27 08:57 60次 阅读
Xilinx全新Virtex UltraScale+ FPGA问市,生而为速

TMS320C6657挂网口如何与Spartan-6挂网口实时通信?

现状是: 1.信号处理板的架构是FPGA+DSP,DSP上挂网口,与电脑可正常通信 2.数据处理板的架构是FPGA挂网口,与电...
发表于 05-27 08:43 89次 阅读
TMS320C6657挂网口如何与Spartan-6挂网口实时通信?

请问CK计数器时钟是什么?为什么要用PCLK1除以4096

请问CK计数器时钟是什么?为什么要用PCLK1除以4096?...
发表于 05-27 03:06 1次 阅读
请问CK计数器时钟是什么?为什么要用PCLK1除以4096

生而为速,Xilinx专为联网和存储加速优化推出全新 Virtex UltraScale+ VU23P FPGA

VU23P 具备一系列卓越特性,它在 Virtex UltraScale 产品组合中实现了最高的查找....
发表于 05-26 15:34 158次 阅读
生而为速,Xilinx专为联网和存储加速优化推出全新 Virtex UltraScale+ VU23P FPGA

AXI-timer是否有任何功能可以通过外部脉冲增加TCR计数

嗨, 我正在尝试在微型zed板(zynq XC7Z020)SOC上实现计数器。 但我找不到任何有关如何使用外部信号增加TCR寄存器中...
发表于 05-26 11:23 39次 阅读
AXI-timer是否有任何功能可以通过外部脉冲增加TCR计数

莱迪思Nexus技术平台,重新定义低功耗小尺寸FPGA

物联网AI、嵌入式视觉、硬件安全、5G通信、工业和汽车自动化等新兴应用正在重新定义开发人员设计网络边....
发表于 05-26 10:34 90次 阅读
莱迪思Nexus技术平台,重新定义低功耗小尺寸FPGA

iMPACT添加设备错误是怎么回事

您好,我是FPGA的初学者。 我有elbertV2板,我想通过USB从计算机接收输入数据。 我按照指南尝试用iMPACT程序制作...
发表于 05-26 08:58 58次 阅读
iMPACT添加设备错误是怎么回事

HD74LS93四个主从触发器的数据手册免费下载

HD74LS93包含四个主从触发器和额外的选通,提供一个除以2计数器和用于除以的三态二进制计数器-八....
发表于 05-26 08:00 7次 阅读
HD74LS93四个主从触发器的数据手册免费下载

74LS92的纹波计数器数据手册免费下载

74LS92是一个4级纹波计数器,包含一个高速触发器,用作除以2,三个触发器连接作为除以-6.高主复....
发表于 05-26 08:00 7次 阅读
74LS92的纹波计数器数据手册免费下载

华为FPGA设计高级技巧Xilinx篇资料免费下载

本文从FPGA器件结构角度出发 以速度和面积为主题 描述在FPGA设计过程中应当注意的问题和可以采用....
发表于 05-26 08:00 25次 阅读
华为FPGA设计高级技巧Xilinx篇资料免费下载

EMIFA的读写建立、选通和保持的参数确定的依据是什么?

将FPGA挂载到EMIFA的CS2上,我想问一下,EMIFA的读写建立、选通和保持的参数确定的依据是什么???。是根据手册...
发表于 05-25 16:18 23次 阅读
EMIFA的读写建立、选通和保持的参数确定的依据是什么?

基于FPGA的按键扫描程序

发表于 05-25 15:59 143次 阅读
基于FPGA的按键扫描程序

系统verilog代码能用于spartan6 FPGA吗

大家好, 我们不能将系统verilog代码用于spartan 6 FPGA吗? 因为Xilinx ISE 14.x不支持.sv文件,而vivado将支持7系列...
发表于 05-25 14:01 29次 阅读
系统verilog代码能用于spartan6 FPGA吗

Altera公司的FPGA选择示意图资料免费下载

本文档的主要内容详细介绍的是Altera公司的FPGA选择示意图资料免费下载。
发表于 05-25 08:00 18次 阅读
Altera公司的FPGA选择示意图资料免费下载

给fpga输入一个模拟量的方波

请问给fpga输入一个方波,高电压为2.7V,低电压为0V,直接用input输入进来却一直是高电平。刚学fpga,希望能有大神解答一下,是...
发表于 05-24 14:10 111次 阅读
给fpga输入一个模拟量的方波

晶振的详细资料讲解

什么是石英晶体振荡器?它有什么作用?石英晶体振荡器是高精度和高稳定度的振荡器,被广泛应用于彩电、计算....
的头像 Wildesbeast 发表于 05-24 11:30 638次 阅读
晶振的详细资料讲解

功率分析仪的测量通道如何扩展

什么是功率分析仪?它有什么作用?随着新能源汽车的快速发展,汽车工业现场的测试需求也越来越高,往往需要....
的头像 Wildesbeast 发表于 05-24 10:39 635次 阅读
功率分析仪的测量通道如何扩展

请问如何提高数据采集系统的精度

我是一枚在荷兰电子信息工程专业留学生,我的同学外国同学正在做一项实习设计,他想请教一些问题。 设计内容:提高数据采集系统...
发表于 05-24 06:25 109次 阅读
请问如何提高数据采集系统的精度

Teledyne的数据转换平台可与Xilinx的FPGA器件完美相融

为了辅助Xilinx热门产品20nm Kintex UltraScale KU060 FPGA,Te....
发表于 05-23 10:15 110次 阅读
Teledyne的数据转换平台可与Xilinx的FPGA器件完美相融

在嵌入式视觉设计中使用FPGA,它将带来什么优势

过去几年里,嵌入式视觉应用大量涌现,包括从相对简单的智能视觉门铃到执行随机拾取和放置操作的复杂的工业....
发表于 05-23 09:57 393次 阅读
在嵌入式视觉设计中使用FPGA,它将带来什么优势

实现0到9999的计数器程序和电路图免费下载

本文档的主要内容详细介绍的是实现0到9999的计数器程序和电路图免费下载。
发表于 05-22 17:27 58次 阅读
实现0到9999的计数器程序和电路图免费下载

PCIE KC705 xapp1052链路宽度错误是怎么回事

你好, Iam使用vivado在KC705中实现PCIe BMD设计。 遵循XAPP1052。 我已经成功编程了FPGA。 加载xbmd linu...
发表于 05-22 11:33 27次 阅读
PCIE KC705 xapp1052链路宽度错误是怎么回事

可重构架构技术的快速发展,未来将应用于太空

如今,技术的进步使得低轨飞行越来越容易商用化。赛灵思太空产品系统架构师Minal Sawant表示,....
发表于 05-22 10:35 154次 阅读
可重构架构技术的快速发展,未来将应用于太空

AI观察室|无需实体FPGA也能AI部署?听听清华汪玉研究团队怎么说

曾书霖:在研究中,我们对公有云和私有云两种场景进行了区分(如下图所示)。公有云主要强调用户之间的隔离....
发表于 05-21 09:02 440次 阅读
AI观察室|无需实体FPGA也能AI部署?听听清华汪玉研究团队怎么说

定制化服务器到底是什么

顾名思义,定制化服务器是基于传统服务器的基础,根据不同业务的实际需求进行研发、设计、生产的新型服务器....
发表于 05-21 08:00 56次 阅读
定制化服务器到底是什么

Xilinx Kintex-7 FPGA开发板支持接口32位 DDR4 SDRAM

随着全球首个28nmFPGA的推出,赛灵思为设计人员提供了最广泛的可编程平台,包括新型器件的多功能性....
发表于 05-20 15:27 147次 阅读
Xilinx Kintex-7 FPGA开发板支持接口32位 DDR4 SDRAM

英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM

英特尔的SoC开发套件提供了开发定制ARM快速和简单的方法*处理器的SoC设计。设计生产率是Arri....
发表于 05-20 14:05 60次 阅读
英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM

利用Microchip PolarFire FPGA创建低功耗神经网络应用

随着人工智能、机器学习技术和物联网的兴起,应用开始向收集数据的网络边缘迁移。为缩小体积、减少产热、提....
发表于 05-20 10:47 150次 阅读
利用Microchip PolarFire FPGA创建低功耗神经网络应用

同步7进制计数器的设计资料免费下载

本文档的主要内容详细介绍的是同步7进制计数器的设计资料免费下载。
发表于 05-20 08:00 21次 阅读
同步7进制计数器的设计资料免费下载

时序逻辑电路的设计与测试课件资料免费下载

掌握时序逻辑电路的设计方法及调试技巧,熟练掌握触发器的功能及应用,熟练掌握常用MSI时序逻辑芯片的功....
发表于 05-20 08:00 42次 阅读
时序逻辑电路的设计与测试课件资料免费下载

支持Xilinx FPGA中的32位 DDR4 SDRAM

尽管现代FPGA包含内部存储器,但可用存储器的数量始终比专用存储器芯片的存储器数量级低几个数量级。因....
发表于 05-19 17:35 63次 阅读
支持Xilinx FPGA中的32位 DDR4 SDRAM

英特尔AGILEX FPGA如何与CXL实现相互相容

自从英特尔几年前以167亿美元的价格收购Altera以来,FPGA产品组合的推出基本上是英特尔时代之....
发表于 05-19 10:46 404次 阅读
英特尔AGILEX FPGA如何与CXL实现相互相容

基于EP2C8Q208和TMS320VC5416芯片实现高速数据采集卡的设计

当前,许多领域越来越多地要求具有高精度A/D转换和实时处理功能。同时,市场对支持更复杂的显示和通信接....
发表于 05-19 10:11 200次 阅读
基于EP2C8Q208和TMS320VC5416芯片实现高速数据采集卡的设计

关于低功耗FPGA的8b/10b SERDES的接口设计解析

串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口....
发表于 05-18 10:51 126次 阅读
关于低功耗FPGA的8b/10b SERDES的接口设计解析

使用单片机实现按键计数器的程序免费下载

本文档的主要内容详细介绍的是使用单片机实现按键计数器的程序免费下载。
发表于 05-18 08:00 43次 阅读
使用单片机实现按键计数器的程序免费下载

使用单片机设计记时器的资料概述

 用AT89S51单片机的定时/计数器T0产生一秒的定时时间,作为秒计数时间,当一秒产生时,秒计数加....
的头像 Wildesbeast 发表于 05-16 12:02 644次 阅读
使用单片机设计记时器的资料概述

如何使用单片机制作一个手动计数器

利用AT89S51单片机来制作一个手动计数器,在AT89S51单片机的P3.7管脚接一个轻触开关,作....
的头像 Wildesbeast 发表于 05-16 11:49 890次 阅读
如何使用单片机制作一个手动计数器

美高森美和Athena宣布为加密用户提供DPA防御对策的FPGA

现已提供功能强大的防篡改安全微控制器技术,作为用于SmartFusion2和 IGLOO2 FPGA....
发表于 05-15 10:56 265次 阅读
美高森美和Athena宣布为加密用户提供DPA防御对策的FPGA

使用51单片机设计智能电子钟系统的资料详细说明

在现代高速发展的社会中,时钟在生活中的应用显得日趋重要,人们对时间的需求已经不能通过传统的机械时钟或....
发表于 05-15 08:00 80次 阅读
使用51单片机设计智能电子钟系统的资料详细说明

如何使用FPGA实现高性能程控数字移相器的设计

数字移相器是利用锁相环,将输出信号频率设置为输入信号频率的 360 倍,通过数值比较器、计数器进行移....
发表于 05-15 08:00 60次 阅读
如何使用FPGA实现高性能程控数字移相器的设计

ALTERA FPGA PCIE的设计指导教程

PCI Express高性能参考设计突出了Altera@PCI Express MegaCore的硬....
发表于 05-14 17:51 68次 阅读
ALTERA FPGA PCIE的设计指导教程

阿里巴巴携手英特尔开发一款基于FPGA的解决方案

通过使用英特尔® Arria® 10 FPGA、基于英特尔® 至强® 处理器的服务器及软件开发工具构....
发表于 05-14 10:53 114次 阅读
阿里巴巴携手英特尔开发一款基于FPGA的解决方案

在FPGA中处理AI/ML工作负载的新块浮点运算单元

FPGA是一种半定制电路,主要应用于专用集成电路,在航空航天/国防、消费电子、电子通讯等领域有着不可....
发表于 05-13 11:06 278次 阅读
在FPGA中处理AI/ML工作负载的新块浮点运算单元

电子信息工程在工业领域有什么样的应用现在是什么现状

目前电子信息工程在我国仍算是一门新兴产业。但近年来电子信息产业的发展速度还是很可观的,并且在我国所占....
发表于 05-13 08:00 70次 阅读
电子信息工程在工业领域有什么样的应用现在是什么现状

LIGHTECH的运动控制库和控制库使用说明资料免费下载

ST 系列 V1.10 之后的固件版本适配上述的轴定义。其中自带高速计数器是指使用 PLS 指令时如....
发表于 05-12 17:26 39次 阅读
LIGHTECH的运动控制库和控制库使用说明资料免费下载

FPGA运算单元技术创新可支持高算力浮点

随着机器学习(Machine Learning)领域越来越多地使用现场可编程门阵列(FPGA)来进行....
发表于 05-12 10:46 94次 阅读
FPGA运算单元技术创新可支持高算力浮点

FPGA或SoC电源的应用中的集成柔性功率器件使用

使用四个独立的器件为这个系统供电:两个LP3982 300mA单通道LDO和两个TLV62084 2....
发表于 05-10 12:03 389次 阅读
FPGA或SoC电源的应用中的集成柔性功率器件使用

英特尔构建智慧云基石,推动企业在数字经济时代前进

“后新冠时代”,在线(云)上,人与人的交流变得更加容易。4月底,“英特尔构建智慧云基石”线上沙龙如约....
的头像 牵手一起梦 发表于 05-09 14:46 1471次 阅读
英特尔构建智慧云基石,推动企业在数字经济时代前进

MathWorks在FPGA和ASIC上成功实现自动化视觉系统设计

MathWorks宣布,随着 2019b 发行版的 MATLAB 和 Simulink 产品系列最近....
发表于 05-09 10:55 87次 阅读
MathWorks在FPGA和ASIC上成功实现自动化视觉系统设计

DIC EXPO国际显示展特约专题丨时移世易 显示行业以变应变

背景介绍 视频处理是人工智能应用中的一个重要方向,对于一款端上部署的AI加速产品,其视频接入能力是产....
的头像 火花 发表于 05-09 10:04 389次 阅读
DIC EXPO国际显示展特约专题丨时移世易 显示行业以变应变

基于FPGA数据采集电路和USB接口总线实现虚拟数字存储示波器的设计

随着目前科学技术的发展,电子技术的应用领域越来越广。电子测试测量仪器作为电子技术的基础,其应用范围也....
发表于 05-09 09:13 206次 阅读
基于FPGA数据采集电路和USB接口总线实现虚拟数字存储示波器的设计

片上网络技术的发展给FPGA带来了什么优势

在摩尔定律的推动下,集成电路工艺取得了高速发展,单位面积上的晶体管数量不断增加。
发表于 05-08 11:03 528次 阅读
片上网络技术的发展给FPGA带来了什么优势

贸泽备货Microchip Hello FPGA套件,专为FPGA领域经验不足的终端用户而开发

FPGA主板搭载了Microchip PIC32MX7微控制器 ,用于控制SmartFusion2 ....
发表于 05-07 08:48 158次 阅读
贸泽备货Microchip Hello FPGA套件,专为FPGA领域经验不足的终端用户而开发

运动数据采集卡NET6043-S2XE的用户手册免费下载

NET6043-S2XE 是一款基于以太网总线的集数据采集与运动控制于一体的多功能卡,该款板卡主要面....
发表于 05-07 08:00 58次 阅读
运动数据采集卡NET6043-S2XE的用户手册免费下载

使用单片机设计简易频谱分析仪的详细资料讲解

本系统基于外差式频谱分析仪的基本原理, 以单片机 89C55为控制核心, 结合高速可编程逻辑器件 F....
发表于 05-07 08:00 74次 阅读
使用单片机设计简易频谱分析仪的详细资料讲解

高云半导体发布新款射频FPGA,可用手机蓝牙编程

由于功耗通常是蓝牙设备的关键考虑因素,高云半导体GW1NRF-4设备包括一个电源管理单元,该单元支持....
发表于 05-06 14:19 377次 阅读
高云半导体发布新款射频FPGA,可用手机蓝牙编程

HK PCI AMC3X三轴运动控制卡的使用手册免费下载

PCI_AMC3X 是一款基于 PCI 总线的三轴运动控制卡,具有三轴独立运动控制输出,最大输出速率....
发表于 05-06 08:00 47次 阅读
HK PCI AMC3X三轴运动控制卡的使用手册免费下载

HK PCI AMC3XE三轴运动控制卡的产品使用手册免费下载

PCI_AMC3XE 是一款基于 PCI 总线的三轴运动控制卡,具有三轴独立运动控制输出,最大输出速....
发表于 05-06 08:00 75次 阅读
HK PCI AMC3XE三轴运动控制卡的产品使用手册免费下载

SN74HC4040A 12 位异步二进制计数器

与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) Package Group   SN74HC4040A HC     2     6     Catalog     -40 to 85     SO | 16 TSSOP | 16    
发表于 01-08 17:46 160次 阅读
SN74HC4040A 12 位异步二进制计数器

CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD54 /74HC190是异步预设的BCD十进制计数器,而CD54 /74HC191和CD54 /74HCT191是异步预设的二进制计数器。 通过低异步并行负载(LOAD)输入完成预置数字输入(A ?? D)上的数字预置。当LOAD \为高电平,计数使能(CTEN)为低电平时,计数发生,向下/向上(D /U)输入为低电平表示减计数或低电平表示向上计数。计数器与时钟从低到高的转换同步递减或递增。 当计数器发生上溢或下溢时,MAX /MIN输出(在计数期间为低电平)变高并且在一个时钟周期内保持高电平。此输出可用于高速级联中的先行进位(参见图1)。 MAX /MIN输出还启动纹波时钟(RCO)输出,该输出通常为高电平,变为低电平,并在时钟脉冲的低电平部分保持低电平。这些计数器可以使用RCO \进行级联(参见图2)。 如果将十进制计数器预设为非法状态或在接通电源时采用非法状态,则会返回正常序列中的一个或两个计数,如状态图所示(见图3)。 特性 2-V至6-VV CC 操作(?? HC190,191) 4.5 V至5.5 VV CC 操作(?? HCT191) 55至125°C的宽工作温度范围 同步计数和...
发表于 11-02 19:21 76次 阅读
CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD54AC161 具有异步复位的同步可预设的二进制计数器

?? AC161设备是4位二进制计数器。这些同步可预置计数器具有内部进位预测功能,适用于高速计数应用。这些器件完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平会禁用计数器,并使输出在下一个时钟脉冲之后与设置数据一致,无论使能输入的电平如何。 清除功能是异步。清零(CLR)\输入的低电平将所有四个触发器输出设置为低电平,无论CLK,负载(LOAD)\或使能输入的电平如何。 进位外观 - 前端电路为n位同步应用提供级联计数器,无需额外的门控。有助于实现此功能的是ENP,ENT和纹波进位输出(RCO)。 ENP和ENT都必须高计数,并且ENT被前馈以启用RCO。当计数最大时(9或15,Q A 为高电平),启用RCO会产生高电平脉冲。这种高电平溢出纹波进位脉冲可用于实现连续级联级。无论CLK的电平如何,都允许ENP或ENT的转换。 计数器具有完全独立的时钟电路。在发生计时之前,修改操作模式的控制输入(ENP,ENT或LOAD \)的更改不会影响计数器的内容。计数器的功能(无论是启用,禁用,加载还是计数)仅由满足稳定设置和保持时间的条件决定。 特性 快速...
发表于 11-02 19:21 46次 阅读
CD54AC161 具有异步复位的同步可预设的二进制计数器

CD54AC280 9 位奇偶校验发生器/校验器

?? AC280和?? ACT280是采用高级CMOS逻辑技术的9位奇数/偶数奇偶校验发生器/检查器。偶数和奇数奇偶校验输出均可用于检查或生成长达9位的字的奇偶校验。甚至指示奇偶校验( E输出到另外的任何输入?AC280,?? ACT280奇偶校验器。 特性 缓冲输入 典型传播延迟 - 在V CC = 5V时为10ns ,T A = 25°C,C L = 50pF 超过MIL-STD-883的2kV ESD保护,方法3015 耐SCR闩锁CMOS工艺和电路设计 功耗显着降低的双极FAST ?? /AS /S速度 平衡传播延迟 < li> AC类型具有1.5V至5.5V的工作电压和30%电源的均衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是飞兆半导体的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) Function Type...
发表于 11-02 19:21 25次 阅读
CD54AC280 9 位奇偶校验发生器/校验器

CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器

CD4060B由振荡器部分和14个纹波进位二进制计数器级组成。振荡器配置允许设计RC或晶体振荡器电路。提供RESET输入,将计数器复位到全O状态并禁用振荡器。 RESET线上的高电平完成复位功能。所有计数器阶段都是主从触发器。在 O )。所有输入和输出均完全缓冲。施密特触发器对输入脉冲线的作用允许无限制的输入脉冲上升和下降时间。 CD4060B系列类型采用16引脚密封双列直插式陶瓷封装(F3A后缀), 16引脚双列直插塑料封装(E后缀),16引脚小外形封装(M,M96,MT和NSR后缀),以及16引脚薄型收缩小外形封装(PW和PWR后缀)。 特性 15 V时12 MHz时钟频率 常用复位 完全静态操作 缓冲输入和输出 施密特触发器输入脉冲线 在20 V下测试静态电流100% 标准化,对称输出特性< /li> 5 V,10 V和15 V参数额定值 符合JEDEC暂定标准No. 13B的所有要求,“B ??系列说明的标准规范” CMOS器件?? 振荡器特性: 芯片上的所有有源元件 RC或晶体振荡器配置 RC振荡器频率为690 kHz最小电压15 V 应用 控制计数器 定时器 分频器 延时电路 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品 ...
发表于 11-02 19:21 106次 阅读
CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器

CD40193B-MIL CMOS 可预设置的二进制加/减计数器(具有双时钟和复位功能)

CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线,一个PRESET \ ENABLE \控制,单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零,以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时,每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平,计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平,计数器向上或向下计数。在计数器达到计数模式下的最大计数后,CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后,BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器...
发表于 11-02 19:21 129次 阅读
CD40193B-MIL CMOS 可预设置的二进制加/减计数器(具有双时钟和复位功能)

CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器

CD40160B,CD40161B,CD40162B和CD40163B是4位同步可编程计数器。 CD40162B和CD40163B的CLEAR功能是同步的,CLEAR \输入的低电平在下一个正的CLOCK边沿将所有四个输出设置为低电平。 CD40160B和CD40161B的CLEAR功能是异步的,CLEAR \输入的低电平将所有四个输出设置为低电平,而不管CLOCK,LOAD \或ENABLE输入的状态如何。 LOAD \输入的低电平禁用计数器,并使输出与下一个CLOCK脉冲后的设置数据一致,无论ENABLE输入的条件如何。 进位预测电路提供用于n位同步应用的级联计数器,无需额外的门控。完成此功能的工具有两个计数使能输入和一个进位输出(C OUT )。当PE和TE输入均为高电平时,计数启用。 TE输入被前馈以使能C OUT 。该使能输出产生正输出脉冲,其持续时间约等于Q1输出的正部分。该正溢出进位脉冲可用于实现连续级联级。当时钟为高电平或低电平时,可能会发生PE或TE输入的逻辑转换。 CD40160B类型采用16引脚密封双列直插式陶瓷封装(F3A后缀)。 CD40161B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后...
发表于 11-02 19:21 159次 阅读
CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器

CD4518B-MIL CMOS 双路 BCD 加计数器

CD4518双BCD上行计数器和CD4520双二进制上行计数器均由两个相同的内部同步4级计数器组成。计数器级是D型触发器,具有可互换的CLOCK和ENABLE线,用于递增正向或负向转换。对于单机操作,ENABLE输入保持高电平,计数器在CLOCK的每个正向转换时前进。计数器在其RESET线上被高电平清零。 通过将Q4连接到后续计数器的使能输入,同时后者的CLOCK输入保持低电平,可以在纹波模式下级联计数器。 CD4518B和CD4520B型采用16引脚密封双列直插陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小型-outline包(M,M96和NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 特性 中速操作 - 10 V时的6 MHz典型时钟频率 正或负 - 边沿触发 同步内部进位传播 100%测试20 V时的静态电流 在整个封装温度下,18 V时的最大输入电流为1μA范围;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): 1 V,V DD = 5 V 2 V V DD = 10 V 2.5 V V DD = 15 V 5 V,10 V和15 V参数额定值 标准化,对称输出特性 符合JEDEC暂定标准No. 13B的所有...
发表于 11-02 19:21 63次 阅读
CD4518B-MIL CMOS 双路 BCD 加计数器

CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器

?? HC161,?? HCT161,?? HC163和?? HCT163是可预设的同步计数器,具有先行进位逻辑,可用于高电平高速计数应用程序。 ?? HC161和?? HCT161分别是异步复位十进制和二进制计数器; ?? HC163和?? HCT163器件分别是十进制和二进制计数器,它们与时钟同步复位。计数和并行预置都与时钟的负到正转换同步完成。 同步并行使能输入SPE的低电平禁用计数操作并允许P0到P3的数据输入要加载到计数器中(前提是满足SPE的建立和保持要求)。 所有计数器在主复位输入MR上以低电平复位。在?? HC163和?? HCT163计数器(同步复位类型)中,必须满足相对于时钟的建立和保持时间要求。 每个计数器中有两个计数使能,PE和TE提供n位级联。在所有计数器中,无论SPE \,PE和TE输入的电平(以及时钟输入,CP,在?? HC161和?? HCT161类型中)都会发生复位操作。 如果是十年计数器当电源被施加电源时,它被预置为非法状态或呈现非法状态,它将以一个计数返回到正常序列,如状态图所示。 先行进位功能简化了串行级联计数器。两个计数使能输入(PE和TE)必须为高才能计数。 TE输入通过所有四个级的Q输出进行门控,以便在最大计数时,终...
发表于 11-02 19:21 56次 阅读
CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器

CD54AC283 具有快速进位的 4 位二进制全加器

具有快速进位的?? AC283和?? ACT283 4位二进制加法器,采用先进的CMOS逻辑技术。如果总和超过15,这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性,该器件可与所有高电平有效操作数一起使用(正逻辑)或所有低电平有效操作数(负逻辑)。使用正逻辑时,如果没有进位,则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883,方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30%供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ...
发表于 11-02 19:21 24次 阅读
CD54AC283 具有快速进位的 4 位二进制全加器

CD4516B-MIL CMOS 可预设置的二进制加/减计数器

CD4510B可预置BCD向上/向下计数器和CD4516可预置二进制向上/向下计数器由四个同步时钟控制的D型触发器组成(带有门控结构)提供T型触发器功能)作为计数器连接。这些计数器可以通过RESET线上的高电平清除,并且可以通过PRESET ENABLE线上的高电平预设为卡纸输入上的任何二进制数。 CD4510B将在向上模式下最多两个时钟脉冲计数非BCD计数器状态,在向下模式下最多四个时钟脉冲。 如果保持CARRY-IN输入低电平,计数器在每个正向时钟转换时上升或下降。同步级联是通过并联所有时钟输入并将不太重要的级的CARRY-OUT连接到更重要级的CARRY-IN来实现的。 CD4510B和CD4516B可以级联在纹波中通过将CARRY-OUT连接到下一级的时钟来实现模式。如果在终端计数期间UP /DOWN输入发生变化,则必须使用时钟门控CARRY-OUT,并且在时钟为高电平时必须更改UP /DOWN输入。该方法为随后的计数阶段提供干净的时钟信号。 (见图15)。 这些器件类似于MC14510和MC14516。 CD4510B和CD4516B类型采用16引脚双列直插塑料封装( E后缀),16引脚小外形封装(NSR后缀)和16引脚薄缩小外...
发表于 11-02 19:21 68次 阅读
CD4516B-MIL CMOS 可预设置的二进制加/减计数器

CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器

CD4017B和CD4022B分别是具有10和8个解码输出的5级和4级Johnson计数器。输入包括CLOCK,RESET和CLOCK INHIBIT信号。 CLOCK输入电路中的施密特触发器动作提供脉冲整形,允许无限制的时钟输入脉冲上升和下降时间。 如果CLOCK INHIBIT信号为低电平,这些计数器在正时钟信号转换时提前一位计数。当CLOCK INHIBIT siganl为高电平时,禁止通过时钟线的计数器前进。高RESET信号将计数器清零至零计数。 Johnson计数器配置的使用允许高速操作,2输入解码门控和无尖峰解码输出。提供防锁定门控,从而确保正确的计数顺序。解码输出通常为低并且仅在它们各自的解码时隙处变高。每个解码输出在一个完整时钟周期内保持高电平。 CAR40-B信号在CD4017B中每10个时钟输入周期或CD4022B中每8个时钟输入周期完成一次,用于在多器件计数链中对后续器件进行纹波时钟。 CD4017B和CD4022B采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4017B类型还提供16引脚小外形封装(M和M9...
发表于 11-02 19:21 106次 阅读
CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器

CD54ACT283 具有快速进位的 4 位二进制全加器

具有快速进位的?? AC283和?? ACT283 4位二进制加法器,采用先进的CMOS逻辑技术。如果总和超过15,这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性,该器件可与所有高电平有效操作数一起使用(正逻辑)或所有低电平有效操作数(负逻辑)。使用正逻辑时,如果没有进位,则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883,方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30%供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ...
发表于 11-02 19:21 27次 阅读
CD54ACT283 具有快速进位的 4 位二进制全加器

CD4018B-MIL CMOS 可预设置 N 分频计数器

CD4018B类型包括5个Johnson-Counter阶段,每个阶段的缓冲Q输出和计数器预设控制选通。提供时钟,复位,数据,预设启用和5个单独的JAM输入。通过将Q \ 5,Q \ 4,Q \ 3,Q \ 2,Q \ 1信号分别馈送回DATA输入,可以实现10,8,6,4或2个计数器配置的除法。通过使用CD4011B来控制到DATA输入的反馈连接,可以实现9,7,5或3个除计数器配置。通过使用多个CD4018B单元可以实现大于10的除法功能。计数器在正时钟信号转换时提前计数一次。时钟线上的施密特触发器动作允许无限制的时钟上升和下降时间。高RESET信号将计数器清零至全零状态。高PRESET-ENABLE信号允许JAM输入信息预设计数器。提供防锁定门控以确保正确的计数顺序。 CD4018B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插式塑料封装(E后缀),16引脚小外形封装(M,M96,MT和NSR后缀),以及16引脚薄型收缩小外形封装(PW和PWR后缀)。 特性 中速运行???? 10 MHz(典型值)V DD ?? V SS = 10 V 完全静态工作 100%测试20 V时的静态电流 标准化,对称输出特性 5 V,10 V和15 V参数额定值 在整个封装温...
发表于 11-02 19:21 46次 阅读
CD4018B-MIL CMOS 可预设置 N 分频计数器

CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

?? HC192,?? HC193和?? HCT193分别是异步预置的BCD十进制和二进制向上/向下同步计数器。 < p>将计数器预设为预设数据输入(P0-P3)上的数字是通过LOW异步并行负载输入(PL)来完成的。计数器在Clock-Up输入的低到高转换(和Clock-Down输入的高电平)上递增,并在Clock-Down输入的低到高转换时递减(和高电平时钟输入)。 MR输入的高电平会覆盖任何其他输入,以将计数器清零为零状态。终端向上计数(进位)在达到零计数之前的半个时钟周期内变为低电平,并在零计数时返回高电平。倒计数模式下的终端倒计数(借用)同样在最大计数之前的半个时钟周期内变低(192中的9和193中的15)并且在最大计数时返回高。通过将较低有效计数器的进位和借位输出分别连接到下一个最重要的计数器的Clock-Up和CLock-Down输入来实现级联。 如果存在十进制计数器非法状态或在接通电源时采取非法状态,它将按一个计数返回正常顺序,如状态图所示。 特性 同步计数和异步加载 N位级联的两个输出 前瞻进行高速计数 扇出(超温范围) 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10 LSTTL负载 总线驱动器输出。 。 。 。 。 。 。 。 。...
发表于 11-02 19:21 138次 阅读
CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD40192B-MIL CMOS 可预置 BCD 加/减计数器(具有重置功能的双时钟)

CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线,一个PRESET \ ENABLE \控制,单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零,以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时,每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平,计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平,计数器向上或向下计数。在计数器达到计数模式下的最大计数后,CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后,BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器...
发表于 11-02 19:21 208次 阅读
CD40192B-MIL CMOS 可预置 BCD 加/减计数器(具有重置功能的双时钟)

CD54ACT163 具有同步复位的同步可预设的二进制计数器

?? ACT163器件是4位二进制计数器。这些同步可预设计数器具有内部进位前瞻功能,适用于高速计数设计。通过使所有触发器同时计时以使得输出在由计数使能(ENP,ENT)输入和内部门控指示时彼此一致地改变来提供同步操作。这种工作模式消除了通常与同步(纹波时钟)计数器相关的输出计数尖峰。缓冲时钟(CLK)输入触发时钟波形上升(正向)边沿的四个触发器。 计数器完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平会禁用计数器,并使输出在下一个时钟脉冲之后与设置数据一致,无论使能输入的电平如何。 清除功能是同步。无论使能输入的电平如何,清零(CLR)\输入的低电平都会在CLK的下一次低电平到高电平转换后将所有四个触发器输出设置为低电平。这种同步清除允许通过解码Q输出以获得所需的最大计数来容易地修改计数长度。用于解码的门的低电平有效输出连接到CLR \以同步清除计数器0000(LLLL)。 进位超前电路为n位同步应用提供级联计数器没有额外的门控。 ENP,ENT和纹波进位输出(RCO)有助于实现此功能。 ENP和ENT都必须高计数,并且ENT被前馈以启用RCO。...
发表于 11-02 19:20 69次 阅读
CD54ACT163 具有同步复位的同步可预设的二进制计数器

CD4029B-MIL CMOS 可预设置的加/减计数器

CD4029B由一个四级二进制或BCD十进制加/减计数器组成,在两种计数模式下均提供先行进位。输入包括单个CLOCK,CARRY-IN \(CLOCK ENABLE \),BINARY /DECADE,UP /DOWN,PRESET ENABLE和四个单独的JAN信号,Q1,Q2,Q3,Q4和一个CARRY OUT \信号作为输出。 高PRESET ENABLE信号允许JAM INPUTS信息将计数器预设为与时钟异步的任何状态。当每个JAM线为低电平时,当PRESET-ENABLE信号为高电平时,将计数器复位为零计数。当CARRY-IN \和PRESET ENALBE信号为低电平时,计数器在时钟正跳变时前进一次。当CARRY-IN \或PRESET ENABLE信号为高电平时,进程被禁止。 CARRY-OUT \信号通常为高电平,当计数器在UP模式下达到最大计数或在DOWN模式下达到最小计数时,如果CARRY-IN \信号为低电平,则变为低电平。处于低状态的CARRY-IN \信号因此可以被认为是CLOCK ENABLE \。不使用时,CARRY-IN \端子必须连接到V SS 。 当BINARY /DECADE输入为高电平时,完...
发表于 11-02 19:20 90次 阅读
CD4029B-MIL CMOS 可预设置的加/减计数器

CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器

CD4020B,CD4024B和CD4040B是纹波进位二进制计数器。所有计数器阶段都是主从触发器。计数器的状态对每个输入脉冲的负转变进行一次计数; RESET线上的高电平将计数器重置为全零状态。输入脉冲线上的施密特触发器动作允许无限制的上升和下降时间。所有输入和输出均经过缓冲。 CD4020B和CD4040B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4040B型还提供16引脚小外形封装(M和M96后缀)。 CD4024B类型采用14引脚密封双列直插陶瓷封装(F3A后缀), 14引脚双列直插塑料封装(E后缀),14引脚小外形封装(M,MT,M96和NSR后缀),以及14引脚薄型收缩小外形封装(PW和PWR后缀) 。 特性 中速操作 完全静态操作 缓冲输入和输出 100%测试20 V时的静态电流 标准化,对称输出特性 完全静态操作 常用复位 5V,10V和15V参数额定值 在整个封装温度范围内,18 V时的最大输入电流为1μA;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): V DD = 5 V时为1 V 2 V at ...
发表于 11-02 19:20 208次 阅读
CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器

SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器

HC4060-Q1器件包含一个振荡器部分和14个纹波进位二进制计数器级。此振荡器配置可实现RC-或者晶体振荡器电路设计。时钟(CLKI)输入上的高到低转换增加了计数器的值。清除(CLR)输入上的高电平会关闭振荡器( CLKO 变为高电平而CLKO变为低电平)并且将计数器复位清零(所有的Q输出为低电平)。 特性 符合汽车应用要求 2V至6V的宽运行电压范围 输出可驱动多达10个低功耗肖特基晶体管逻辑电路(LSTTL)负载 低功耗,I CC 最大80μA t pd 典型值= 14 ns ±4mA输出驱动(在5V时间) 低输出电流,最大值1μA 实现相移振荡电路(RC) - 或者晶体振荡器电路的设计 参数 与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) Function Type Rating Operating Temperature Range (C) Pin/Package   var ...
发表于 10-16 10:08 84次 阅读
SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器