张飞软硬开源基于STM32 BLDC直流无刷电机驱动器开发视频套件,👉戳此立抢👈

以计数器为32位为例:FPGA中计数器设计探索

FPGA极客空间 2018-03-24 11:07 次阅读

我知道,我对与电子有关的所有事情都很着迷,但不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得“鹤立鸡群”,真是非常棒的器件。如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你。

FPGA中计数器设计探索,以计数器为32位为例:

第一种方式,直接定义32位计数器。

reg [31:0]count;

quartus ii 下的编译,资源消耗情况。

85C模型下的时钟频率。

0C模型下的时钟频率。

chip planner下资源分布情况。

第二种方式,定义2个16位计数器。

reg [15:0]count1,count2;

quartus ii 下的编译,资源消耗情况。

85C模型下的时钟频率。

0C模型下的时钟频率。

chip planner下资源分布情况

从上述两种情况来看,结合C4内部LAB的结构,两种方式消耗资源一样多,两种模型下的时钟频率比较接近。

值得注意的是,以上测试是在资源足够频率不高的条件下测试的。根据经验,当资源使用较多,时钟频频较高时,建议使用方式二。

原文标题:FPGA中计数器设计探索

文章出处:【微信号:ALIFPGA,微信公众号:FPGA极客空间】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

小梅哥FPGA设计思想与验证方法视频教程

刚刚录制了一个fpga开发流程的视频,该视频为投石问路,主要是想听听大家对于小梅哥在录制视频时需要注意的内容以及希望系列
发表于 03-24 00:00 37952次 阅读
小梅哥FPGA设计思想与验证方法视频教程

如何使用FPGA进行CAN控制器软核的设计与实现

 本文参照CAN2.0 总线协议设计了一个CAN 控制器软核。具体设计采用TOP-DOWN 方式,上....
发表于 07-19 17:48 10次 阅读
如何使用FPGA进行CAN控制器软核的设计与实现

TTE和TSN业务的保障方式及分析问题

欢迎FPGA工程师加入官方微信技术群第一次看到以太网物理地址格式时,感觉很平淡。像看到IPV4和IP....
的头像 FPGA之家 发表于 07-19 10:16 59次 阅读
TTE和TSN业务的保障方式及分析问题

TTE和TSN业务的保障方式及分析问题

在本文章中,曾经提到过,TSN(Time Sensitive Networking,TSN)和TTE....
的头像 FPGA之家 发表于 07-19 10:07 160次 阅读
TTE和TSN业务的保障方式及分析问题

FPGA实现二进制转BCD码

Verilog代码: [code]module Binary_to_BCD   #(parameter INPUT_WIDTH,     paramete...
发表于 07-19 09:00 228次 阅读
FPGA实现二进制转BCD码

Altera FPGA_CPLD设计高级篇

发表于 07-19 08:35 132次 阅读
Altera FPGA_CPLD设计高级篇

65nm FPGA在多模无线基站等高端应用的渗透

随着TD-SCDMA进入大规模商业实验,WiMAX加入ITU成为第4个3G标准,爱立信率先完成LTE全链路高速传输试验,IM...
发表于 07-19 08:26 43次 阅读
65nm FPGA在多模无线基站等高端应用的渗透

一种基于MCU+FPGA的射频读写器设计方案介绍

射频识别技术RFID是一种非接触的自动识别技术,其基本原理是利用射频信号和空间耦合(电感和电磁耦合)传输特性,实现对被识...
发表于 07-19 08:08 58次 阅读
一种基于MCU+FPGA的射频读写器设计方案介绍

ASIC和ASSP设计有什么局限

Altera资讯    在其业内领先的低成本Cyclone TM FPGA系列和Nios软核嵌入式处理器成功的基础上,Altera现在推出了第...
发表于 07-19 07:35 45次 阅读
ASIC和ASSP设计有什么局限

采用FPGA片上PowerPC和VxWorkss'x实现TCP/IP通信

引言 随着应用的不断普及和深入,在设计嵌入式系统时,往往需要同时优化众多因素,如成本、功率、尺寸、性能、灵活性、产品上...
发表于 07-19 07:03 61次 阅读
采用FPGA片上PowerPC和VxWorkss'x实现TCP/IP通信

基于FPGA的便携式存储应用

为了保持“联系和联络”,消费者越来越多地依赖于他们的便携式设备,其范围包括了从智能手机、个人媒体播放器与数码相机到新兴的...
发表于 07-19 06:37 46次 阅读
基于FPGA的便携式存储应用

数字BIST的基本原则

引言 大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR(线性反馈移位寄存器)生成伪随机的位模式,并通...
发表于 07-19 06:18 9次 阅读
数字BIST的基本原则

Proteus ISIS仿真软件的元件名称解释

定时/计数器的使用方法: CLK:计数和测频状态时,数字波的输入端。(counter enable) CE:计数使能端;通过属性设置高还...
发表于 07-19 06:08 5次 阅读
Proteus ISIS仿真软件的元件名称解释

ASIC设计领域大不如前

ASIC设计工程师有着不错的职业前景,只要他们不会在需要提高技能水平的时候还“纹丝不动”。就像一个资深工程师所解释的那样...
发表于 07-19 06:07 45次 阅读
ASIC设计领域大不如前

全球FPGA市场规模为60亿美元左右,逐步展开有望在2025年达到125亿美元

FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,它由输入/输出块、可配置逻....
的头像 电子发烧友网 发表于 07-18 09:45 383次 阅读
全球FPGA市场规模为60亿美元左右,逐步展开有望在2025年达到125亿美元

FPGA中1062的例程和1602字符模块使用手册和液晶说明及字符手册等

本文档的主要内容详细介绍的包括了:FPGA中1062的例程,1602字符模块使用手册,1602液晶说....
发表于 07-18 08:00 13次 阅读
FPGA中1062的例程和1602字符模块使用手册和液晶说明及字符手册等

如何使用AD9852进行数字频率合成器的设计与实现

本文介绍了利用高性能DDS芯片AD9852设计和实现的数字频率合成器;研究了利用MCU通用I0口仿真....
发表于 07-18 08:00 10次 阅读
如何使用AD9852进行数字频率合成器的设计与实现

冲击3000万美元 上海安路科技有望迎来增长爆发

FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,它由输入/输出块、可配置逻....
发表于 07-17 22:36 39次 阅读
冲击3000万美元 上海安路科技有望迎来增长爆发

Microchip推出全新低功耗FPGA智能嵌入式视觉项目解决方案

随着基于视觉的计算密集型系统在网络边缘的集成度越来越高,现场可编程门阵列(FPGA)正迅速成为下一代....
发表于 07-17 11:43 92次 阅读
Microchip推出全新低功耗FPGA智能嵌入式视觉项目解决方案

怎么样才能在PCB下设定不同的铺铜区域安全间距及切铜

Altium Designer 6以强大的设计输入功能为特点,在FPGA和板级设计中,同时支持原理图....
发表于 07-16 17:41 42次 阅读
怎么样才能在PCB下设定不同的铺铜区域安全间距及切铜

静态功耗的定义及FPGA设计中常用降低功耗的方法

静态功耗是指一个电路维持在一个或另一个逻辑状态时所需的功率。可以通过观察电路中每个电阻元件的电流I和....
的头像 牵手一起梦 发表于 07-16 14:41 281次 阅读
静态功耗的定义及FPGA设计中常用降低功耗的方法

贸泽与Xilinx签订全球分销协议,Xilinx产品在贸泽全线上架为工程设计提供强力支持

专注于引入新品并提供海量库存的电子元器件分销商贸泽电子 (Mouser Electronics) 今....
发表于 07-16 10:21 77次 阅读
贸泽与Xilinx签订全球分销协议,Xilinx产品在贸泽全线上架为工程设计提供强力支持

干货 | 机器学习加持,基于FPGA的高性能视觉应用方案设计

介绍 ML 处理的要求,以及为何 FPGA 能解决许多性能问题。
的头像 电路设计技能 发表于 07-16 09:28 193次 阅读
干货 | 机器学习加持,基于FPGA的高性能视觉应用方案设计

DICE系列数字电路实验指导书共28个实验详细说明

本文档的主要内容详细介绍的是DICE系列数字电路实验指导书共28个实验详细说明包括了:基本实验部分实....
发表于 07-16 08:00 28次 阅读
DICE系列数字电路实验指导书共28个实验详细说明

EM2140功率因数同步降压变换器的数据手册免费下载

EM2140是一个完全集成的40A功率因数同步降压变换器。它具有先进的数字控制器、栅极驱动器、同步M....
发表于 07-16 08:00 36次 阅读
EM2140功率因数同步降压变换器的数据手册免费下载

硬件设计中教你如何正确的约束时钟

现在的硬件设计中,大量的时钟之间彼此相互连接是很典型的现象。为了保证Vivado优化到关键路径,我们必须要理解
的头像 FPGA学习交流 发表于 07-15 15:35 111次 阅读
硬件设计中教你如何正确的约束时钟

FPGA之Verilog HDL 的四大怪(李凡老师授课摘录)

参考链接:http://www.fpgaw.com/thread-112099-1-1.html跟李凡老师学F
的头像 FPGA学习交流 发表于 07-15 15:35 149次 阅读
FPGA之Verilog HDL 的四大怪(李凡老师授课摘录)

跟李凡老师学FPGA扩频通信D01:串行通信基础(课堂笔记)

跟李凡老师学FPGA扩频通信D01:串行通信基础(课堂笔记)用笨笔头整理课堂笔记,用以备忘,温故而知新。整理文
的头像 FPGA学习交流 发表于 07-15 15:35 183次 阅读
跟李凡老师学FPGA扩频通信D01:串行通信基础(课堂笔记)

简谈 SDRAM的工作原理

SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存储
的头像 FPGA学习交流 发表于 07-15 15:35 133次 阅读
简谈 SDRAM的工作原理

FPGA市场年均增长10%,国产FPGA厂商谁有机会出头?

据MRFR统计2018年全球FPGA市场规模为60亿美元左右,随着AI+5G的应用逐步展开,其市场规....
的头像 荷叶塘 发表于 07-15 14:56 2426次 阅读
FPGA市场年均增长10%,国产FPGA厂商谁有机会出头?

移位寄存器的原理

移位寄存器按照不同的分类方法可以分为不同的类型。 如果按照移位寄存器的移位方向来进行分类, 可以分为....
发表于 07-15 09:38 73次 阅读
移位寄存器的原理

USRP软件无线电平台的产品说明资料免费下载

软件无线电平台,或 USRP (发音 usurp) 是为了让一般计算机能够担当很高宽带的软件无线电用....
发表于 07-15 08:00 36次 阅读
USRP软件无线电平台的产品说明资料免费下载

CD4518同步加法计数器的工作原理和时序图及应用电路汇总

CD4518采用并行进位方式,只要输入一个时钟脉冲,计数单元Q1翻转一次;当Q1为1,Q4为0时,每....
发表于 07-15 08:00 54次 阅读
CD4518同步加法计数器的工作原理和时序图及应用电路汇总

尘埃粒子计数器使用说明

尘埃粒子计数器是用于检测空气尘埃粒子的粒径和粒子分布的特殊装置,最开始是由显微镜发展而来的。粒子计数....
发表于 07-13 06:13 59次 阅读
尘埃粒子计数器使用说明

ARM和CPLD以及FPGA的技术特点和区别

arm(AdvancedRISCMachines)是微处理器行业的一家知名企业,设计了大量高性能、廉....
发表于 07-12 17:50 131次 阅读
ARM和CPLD以及FPGA的技术特点和区别

浅析FPGA的结构组成及工作原理

FPGA主要由大量的CLB来作为最小逻辑单元,使用内部连线将这些最小的逻辑单元连接,完成更大的逻辑功....
发表于 07-12 15:24 141次 阅读
浅析FPGA的结构组成及工作原理

使用FPGA实现流水灯的详细资料说明

本文档的主要内容详细介绍的是使用FPGA实现流水灯的详细资料说明。流水灯模块对于发展商而言,动土仪式....
发表于 07-11 16:45 67次 阅读
使用FPGA实现流水灯的详细资料说明

关于目前FPGA主要的几个应用方向

大多数以ARM为核心的SOC芯片提供了大多数标准的接口,大量成系列的单片机/嵌入式处理器提供了相关行....
发表于 07-11 15:08 154次 阅读
关于目前FPGA主要的几个应用方向

从Agilex FPGA看英特尔如何设计产品新模式

Agilex是Agile(敏捷)和Flexible(灵活)两个词语的结合体,而这两个特点也正是现代F....
发表于 07-11 15:02 49次 阅读
从Agilex FPGA看英特尔如何设计产品新模式

FPGA相对DSP有什么优势以及它们的区别

FPGA可以用来做高速信号处理,一般如果AD采样率高,数据速率高,这时就需要FPGA对数据进行处理,....
发表于 07-10 17:48 164次 阅读
FPGA相对DSP有什么优势以及它们的区别

掌握这几步充分发挥eFPGA性能,SoC架构师都懂的选型技巧

一个16位加法器。你关心的是它的运行速度有多快,但是如果你不小心,看到的结果可能会让你感到惊讶。
的头像 电子发烧友网 发表于 07-10 15:57 1476次 阅读
掌握这几步充分发挥eFPGA性能,SoC架构师都懂的选型技巧

关于FPGA的FMC接口的详细介绍

FMC ( FPGA Mezzanine Card ) FPGA中间层板卡,整个FMC模块由子板模块....
发表于 07-09 17:52 129次 阅读
关于FPGA的FMC接口的详细介绍

三态门原理HDL语言DSP和ARM总线的仿真及Modelsim使用教程资料

本文档的主要内容详细介绍的是三态门原理HDL语言DSP和ARM总线的仿真及Modelsim使用教程资....
发表于 07-09 16:49 47次 阅读
三态门原理HDL语言DSP和ARM总线的仿真及Modelsim使用教程资料

关于嵌入式处理器的在线调试方法

在FPGA 设计中使用嵌入式处理器软核( 如MicroBlaze、PicoBlaze 等) 构成可编....
发表于 07-09 11:47 88次 阅读
关于嵌入式处理器的在线调试方法

基于FPGA的横向FIR滤波器设计详解

在理论的基础上详细阐述了如何基于Verilog HDL搭建的数字电路,来完成来完成FIR横向滤波器的....
的头像 FPGA之家 发表于 07-08 08:33 330次 阅读
基于FPGA的横向FIR滤波器设计详解

常用仪表使用方法与应用实例PDF电子书免费下载

本书全面系统的介绍了电子产品的科研,生产,调试和维修工作中常用仪表的基本结构,工作原理和操作使用方法....
发表于 07-08 08:00 84次 阅读
常用仪表使用方法与应用实例PDF电子书免费下载

DE2开发板的指导使用手册免费下载

感谢您使用 Altera DE 教学开发板。这块板子的着眼于为在数字逻辑,计算机组织和 FPGA 方....
发表于 07-08 08:00 63次 阅读
DE2开发板的指导使用手册免费下载

ALTERA公司的DE1 SoC FPGA开发板的培训教程免费下载

本文档的主要内容详细介绍的是ALTERA公司的DE1 SoC FPGA开发板的培训教程免费下载包括了....
发表于 07-08 08:00 63次 阅读
ALTERA公司的DE1 SoC FPGA开发板的培训教程免费下载

详解嵌入式软件开发到FPGA开发

在开始介绍FPGA之前,让我们来回顾一下简单的嵌入式软件开发吧,相信大家或多或少都接触过单片机(Mi....
发表于 07-07 10:24 89次 阅读
详解嵌入式软件开发到FPGA开发

采用FPGA实现图像平滑处理

在FPGA内部,采集到的视频数据先通过一个FIFO,将原本25MHz频率下同步的数据流转换到50MH....
发表于 07-07 09:13 147次 阅读
采用FPGA实现图像平滑处理

如何在Vivado中实现逻辑锁定和增量编译工程实例说明

本文针对Vivado中实现的逻辑锁定和增量编译进行的工程实例介绍,文中有对应工程的下载地址。友情提示....
的头像 FPGA之家 发表于 07-06 10:32 402次 阅读
如何在Vivado中实现逻辑锁定和增量编译工程实例说明

ZGCM系列触摸控制脉冲激光电源使用手册免费下载

ZGCM系列脉冲激光电源是我公司最新研制的基于触摸操作控制的一款智能化高精度恒流型开关电源。内部采用....
发表于 07-05 16:44 67次 阅读
ZGCM系列触摸控制脉冲激光电源使用手册免费下载

FPGA的PCB原理图资料免费下载

本文档的主要内容详细介绍的是FPGA的PCB原理图资料免费下载。
发表于 07-05 08:00 70次 阅读
FPGA的PCB原理图资料免费下载

数字秒表的组成及主要设计步骤介绍

数字秒表由计数显示电路、复位电路、控制电路与电源电路组成。通过计数电路、译码电路在显示器上输出,以上....
的头像 牵手一起梦 发表于 07-04 14:01 354次 阅读
数字秒表的组成及主要设计步骤介绍

微软为什么在数据中心使用FPGA代替CPU?

众所周知,通用处理器(CPU)的摩尔定律已入暮年,而机器学习和 Web 服务的规模却在指数级增长。
的头像 ssdfans 发表于 07-03 17:30 442次 阅读
微软为什么在数据中心使用FPGA代替CPU?

微软最新发布FPGA深度学习云平台

微软发布了 Project Brainwave,一个基于 FPGA 的低延迟深度学习云平台。微软官方....
发表于 07-03 14:58 116次 阅读
微软最新发布FPGA深度学习云平台

MCU工程师需要了解的FPGA硬件属性

事实上,MCU对有些任务来说是很适合的,但对其它一些任务来说可能做的并不好。举例来说,当需要并行执行....
发表于 07-03 14:52 107次 阅读
MCU工程师需要了解的FPGA硬件属性

高云半导体推出最新安全FPGA系列产品

2019年7月1日 - 全球发展最快的可编程逻辑公司广东高云半导体科技股份有限公司(以下简称“高云半....
发表于 07-03 13:51 222次 阅读
高云半导体推出最新安全FPGA系列产品

国产芯片的生存困境 FPGA市场分析

赛灵思、阿尔特拉、莱迪思、美高森美等公司用近9000项专利构筑的知识产权壁垒,很大程度上堵死了后来者....
发表于 07-02 14:56 153次 阅读
国产芯片的生存困境 FPGA市场分析

人工智能芯片百家争鸣 FPGA将突围而出

随着人工智能、深度学习等技术的兴起与成熟,起初为图像渲染而生的GPU找到了新的用武之地,以GPU驱动....
发表于 07-02 14:53 184次 阅读
人工智能芯片百家争鸣 FPGA将突围而出

新型FPGA服务器提供更优质的计算资源和网络资源

2019 年 7月2日 – Molex旗下BittWare公司推出 TeraBox™ 1400B 服....
发表于 07-02 14:48 57次 阅读
新型FPGA服务器提供更优质的计算资源和网络资源

SN74HC4040A 12 位异步二进制计数器

与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) Package Group   SN74HC4040A HC     2     6     Catalog     -40 to 85     SO | 16 TSSOP | 16    
发表于 01-08 17:46 71次 阅读
SN74HC4040A 12 位异步二进制计数器

CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD54 /74HC190是异步预设的BCD十进制计数器,而CD54 /74HC191和CD54 /74HCT191是异步预设的二进制计数器。 通过低异步并行负载(LOAD)输入完成预置数字输入(A ?? D)上的数字预置。当LOAD \为高电平,计数使能(CTEN)为低电平时,计数发生,向下/向上(D /U)输入为低电平表示减计数或低电平表示向上计数。计数器与时钟从低到高的转换同步递减或递增。 当计数器发生上溢或下溢时,MAX /MIN输出(在计数期间为低电平)变高并且在一个时钟周期内保持高电平。此输出可用于高速级联中的先行进位(参见图1)。 MAX /MIN输出还启动纹波时钟(RCO)输出,该输出通常为高电平,变为低电平,并在时钟脉冲的低电平部分保持低电平。这些计数器可以使用RCO \进行级联(参见图2)。 如果将十进制计数器预设为非法状态或在接通电源时采用非法状态,则会返回正常序列中的一个或两个计数,如状态图所示(见图3)。 特性 2-V至6-VV CC 操作(?? HC190,191) 4.5 V至5.5 VV CC 操作(?? HCT191) 55至125°C的宽工作温度范围 同步计数和...
发表于 11-02 19:21 42次 阅读
CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD54AC161 具有异步复位的同步可预设的二进制计数器

?? AC161设备是4位二进制计数器。这些同步可预置计数器具有内部进位预测功能,适用于高速计数应用。这些器件完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平会禁用计数器,并使输出在下一个时钟脉冲之后与设置数据一致,无论使能输入的电平如何。 清除功能是异步。清零(CLR)\输入的低电平将所有四个触发器输出设置为低电平,无论CLK,负载(LOAD)\或使能输入的电平如何。 进位外观 - 前端电路为n位同步应用提供级联计数器,无需额外的门控。有助于实现此功能的是ENP,ENT和纹波进位输出(RCO)。 ENP和ENT都必须高计数,并且ENT被前馈以启用RCO。当计数最大时(9或15,Q A 为高电平),启用RCO会产生高电平脉冲。这种高电平溢出纹波进位脉冲可用于实现连续级联级。无论CLK的电平如何,都允许ENP或ENT的转换。 计数器具有完全独立的时钟电路。在发生计时之前,修改操作模式的控制输入(ENP,ENT或LOAD \)的更改不会影响计数器的内容。计数器的功能(无论是启用,禁用,加载还是计数)仅由满足稳定设置和保持时间的条件决定。 特性 快速...
发表于 11-02 19:21 28次 阅读
CD54AC161 具有异步复位的同步可预设的二进制计数器

CD54AC280 9 位奇偶校验发生器/校验器

?? AC280和?? ACT280是采用高级CMOS逻辑技术的9位奇数/偶数奇偶校验发生器/检查器。偶数和奇数奇偶校验输出均可用于检查或生成长达9位的字的奇偶校验。甚至指示奇偶校验( E输出到另外的任何输入?AC280,?? ACT280奇偶校验器。 特性 缓冲输入 典型传播延迟 - 在V CC = 5V时为10ns ,T A = 25°C,C L = 50pF 超过MIL-STD-883的2kV ESD保护,方法3015 耐SCR闩锁CMOS工艺和电路设计 功耗显着降低的双极FAST ?? /AS /S速度 平衡传播延迟 < li> AC类型具有1.5V至5.5V的工作电压和30%电源的均衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是飞兆半导体的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) Function Type...
发表于 11-02 19:21 7次 阅读
CD54AC280 9 位奇偶校验发生器/校验器

CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器

CD4060B由振荡器部分和14个纹波进位二进制计数器级组成。振荡器配置允许设计RC或晶体振荡器电路。提供RESET输入,将计数器复位到全O状态并禁用振荡器。 RESET线上的高电平完成复位功能。所有计数器阶段都是主从触发器。在 O )。所有输入和输出均完全缓冲。施密特触发器对输入脉冲线的作用允许无限制的输入脉冲上升和下降时间。 CD4060B系列类型采用16引脚密封双列直插式陶瓷封装(F3A后缀), 16引脚双列直插塑料封装(E后缀),16引脚小外形封装(M,M96,MT和NSR后缀),以及16引脚薄型收缩小外形封装(PW和PWR后缀)。 特性 15 V时12 MHz时钟频率 常用复位 完全静态操作 缓冲输入和输出 施密特触发器输入脉冲线 在20 V下测试静态电流100% 标准化,对称输出特性< /li> 5 V,10 V和15 V参数额定值 符合JEDEC暂定标准No. 13B的所有要求,“B ??系列说明的标准规范” CMOS器件?? 振荡器特性: 芯片上的所有有源元件 RC或晶体振荡器配置 RC振荡器频率为690 kHz最小电压15 V 应用 控制计数器 定时器 分频器 延时电路 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品 ...
发表于 11-02 19:21 67次 阅读
CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器

CD40193B-MIL CMOS 可预设置的二进制加/减计数器(具有双时钟和复位功能)

CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线,一个PRESET \ ENABLE \控制,单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零,以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时,每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平,计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平,计数器向上或向下计数。在计数器达到计数模式下的最大计数后,CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后,BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器...
发表于 11-02 19:21 44次 阅读
CD40193B-MIL CMOS 可预设置的二进制加/减计数器(具有双时钟和复位功能)

CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器

CD40160B,CD40161B,CD40162B和CD40163B是4位同步可编程计数器。 CD40162B和CD40163B的CLEAR功能是同步的,CLEAR \输入的低电平在下一个正的CLOCK边沿将所有四个输出设置为低电平。 CD40160B和CD40161B的CLEAR功能是异步的,CLEAR \输入的低电平将所有四个输出设置为低电平,而不管CLOCK,LOAD \或ENABLE输入的状态如何。 LOAD \输入的低电平禁用计数器,并使输出与下一个CLOCK脉冲后的设置数据一致,无论ENABLE输入的条件如何。 进位预测电路提供用于n位同步应用的级联计数器,无需额外的门控。完成此功能的工具有两个计数使能输入和一个进位输出(C OUT )。当PE和TE输入均为高电平时,计数启用。 TE输入被前馈以使能C OUT 。该使能输出产生正输出脉冲,其持续时间约等于Q1输出的正部分。该正溢出进位脉冲可用于实现连续级联级。当时钟为高电平或低电平时,可能会发生PE或TE输入的逻辑转换。 CD40160B类型采用16引脚密封双列直插式陶瓷封装(F3A后缀)。 CD40161B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后...
发表于 11-02 19:21 101次 阅读
CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器

CD4518B-MIL CMOS 双路 BCD 加计数器

CD4518双BCD上行计数器和CD4520双二进制上行计数器均由两个相同的内部同步4级计数器组成。计数器级是D型触发器,具有可互换的CLOCK和ENABLE线,用于递增正向或负向转换。对于单机操作,ENABLE输入保持高电平,计数器在CLOCK的每个正向转换时前进。计数器在其RESET线上被高电平清零。 通过将Q4连接到后续计数器的使能输入,同时后者的CLOCK输入保持低电平,可以在纹波模式下级联计数器。 CD4518B和CD4520B型采用16引脚密封双列直插陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小型-outline包(M,M96和NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 特性 中速操作 - 10 V时的6 MHz典型时钟频率 正或负 - 边沿触发 同步内部进位传播 100%测试20 V时的静态电流 在整个封装温度下,18 V时的最大输入电流为1μA范围;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): 1 V,V DD = 5 V 2 V V DD = 10 V 2.5 V V DD = 15 V 5 V,10 V和15 V参数额定值 标准化,对称输出特性 符合JEDEC暂定标准No. 13B的所有...
发表于 11-02 19:21 27次 阅读
CD4518B-MIL CMOS 双路 BCD 加计数器

CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器

?? HC161,?? HCT161,?? HC163和?? HCT163是可预设的同步计数器,具有先行进位逻辑,可用于高电平高速计数应用程序。 ?? HC161和?? HCT161分别是异步复位十进制和二进制计数器; ?? HC163和?? HCT163器件分别是十进制和二进制计数器,它们与时钟同步复位。计数和并行预置都与时钟的负到正转换同步完成。 同步并行使能输入SPE的低电平禁用计数操作并允许P0到P3的数据输入要加载到计数器中(前提是满足SPE的建立和保持要求)。 所有计数器在主复位输入MR上以低电平复位。在?? HC163和?? HCT163计数器(同步复位类型)中,必须满足相对于时钟的建立和保持时间要求。 每个计数器中有两个计数使能,PE和TE提供n位级联。在所有计数器中,无论SPE \,PE和TE输入的电平(以及时钟输入,CP,在?? HC161和?? HCT161类型中)都会发生复位操作。 如果是十年计数器当电源被施加电源时,它被预置为非法状态或呈现非法状态,它将以一个计数返回到正常序列,如状态图所示。 先行进位功能简化了串行级联计数器。两个计数使能输入(PE和TE)必须为高才能计数。 TE输入通过所有四个级的Q输出进行门控,以便在最大计数时,终...
发表于 11-02 19:21 24次 阅读
CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器

CD54AC283 具有快速进位的 4 位二进制全加器

具有快速进位的?? AC283和?? ACT283 4位二进制加法器,采用先进的CMOS逻辑技术。如果总和超过15,这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性,该器件可与所有高电平有效操作数一起使用(正逻辑)或所有低电平有效操作数(负逻辑)。使用正逻辑时,如果没有进位,则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883,方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30%供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ...
发表于 11-02 19:21 8次 阅读
CD54AC283 具有快速进位的 4 位二进制全加器

CD4516B-MIL CMOS 可预设置的二进制加/减计数器

CD4510B可预置BCD向上/向下计数器和CD4516可预置二进制向上/向下计数器由四个同步时钟控制的D型触发器组成(带有门控结构)提供T型触发器功能)作为计数器连接。这些计数器可以通过RESET线上的高电平清除,并且可以通过PRESET ENABLE线上的高电平预设为卡纸输入上的任何二进制数。 CD4510B将在向上模式下最多两个时钟脉冲计数非BCD计数器状态,在向下模式下最多四个时钟脉冲。 如果保持CARRY-IN输入低电平,计数器在每个正向时钟转换时上升或下降。同步级联是通过并联所有时钟输入并将不太重要的级的CARRY-OUT连接到更重要级的CARRY-IN来实现的。 CD4510B和CD4516B可以级联在纹波中通过将CARRY-OUT连接到下一级的时钟来实现模式。如果在终端计数期间UP /DOWN输入发生变化,则必须使用时钟门控CARRY-OUT,并且在时钟为高电平时必须更改UP /DOWN输入。该方法为随后的计数阶段提供干净的时钟信号。 (见图15)。 这些器件类似于MC14510和MC14516。 CD4510B和CD4516B类型采用16引脚双列直插塑料封装( E后缀),16引脚小外形封装(NSR后缀)和16引脚薄缩小外...
发表于 11-02 19:21 28次 阅读
CD4516B-MIL CMOS 可预设置的二进制加/减计数器

CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器

CD4017B和CD4022B分别是具有10和8个解码输出的5级和4级Johnson计数器。输入包括CLOCK,RESET和CLOCK INHIBIT信号。 CLOCK输入电路中的施密特触发器动作提供脉冲整形,允许无限制的时钟输入脉冲上升和下降时间。 如果CLOCK INHIBIT信号为低电平,这些计数器在正时钟信号转换时提前一位计数。当CLOCK INHIBIT siganl为高电平时,禁止通过时钟线的计数器前进。高RESET信号将计数器清零至零计数。 Johnson计数器配置的使用允许高速操作,2输入解码门控和无尖峰解码输出。提供防锁定门控,从而确保正确的计数顺序。解码输出通常为低并且仅在它们各自的解码时隙处变高。每个解码输出在一个完整时钟周期内保持高电平。 CAR40-B信号在CD4017B中每10个时钟输入周期或CD4022B中每8个时钟输入周期完成一次,用于在多器件计数链中对后续器件进行纹波时钟。 CD4017B和CD4022B采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4017B类型还提供16引脚小外形封装(M和M9...
发表于 11-02 19:21 42次 阅读
CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器

CD54ACT283 具有快速进位的 4 位二进制全加器

具有快速进位的?? AC283和?? ACT283 4位二进制加法器,采用先进的CMOS逻辑技术。如果总和超过15,这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性,该器件可与所有高电平有效操作数一起使用(正逻辑)或所有低电平有效操作数(负逻辑)。使用正逻辑时,如果没有进位,则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883,方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30%供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ...
发表于 11-02 19:21 11次 阅读
CD54ACT283 具有快速进位的 4 位二进制全加器

CD4018B-MIL CMOS 可预设置 N 分频计数器

CD4018B类型包括5个Johnson-Counter阶段,每个阶段的缓冲Q输出和计数器预设控制选通。提供时钟,复位,数据,预设启用和5个单独的JAM输入。通过将Q \ 5,Q \ 4,Q \ 3,Q \ 2,Q \ 1信号分别馈送回DATA输入,可以实现10,8,6,4或2个计数器配置的除法。通过使用CD4011B来控制到DATA输入的反馈连接,可以实现9,7,5或3个除计数器配置。通过使用多个CD4018B单元可以实现大于10的除法功能。计数器在正时钟信号转换时提前计数一次。时钟线上的施密特触发器动作允许无限制的时钟上升和下降时间。高RESET信号将计数器清零至全零状态。高PRESET-ENABLE信号允许JAM输入信息预设计数器。提供防锁定门控以确保正确的计数顺序。 CD4018B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插式塑料封装(E后缀),16引脚小外形封装(M,M96,MT和NSR后缀),以及16引脚薄型收缩小外形封装(PW和PWR后缀)。 特性 中速运行???? 10 MHz(典型值)V DD ?? V SS = 10 V 完全静态工作 100%测试20 V时的静态电流 标准化,对称输出特性 5 V,10 V和15 V参数额定值 在整个封装温...
发表于 11-02 19:21 26次 阅读
CD4018B-MIL CMOS 可预设置 N 分频计数器

CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

?? HC192,?? HC193和?? HCT193分别是异步预置的BCD十进制和二进制向上/向下同步计数器。 < p>将计数器预设为预设数据输入(P0-P3)上的数字是通过LOW异步并行负载输入(PL)来完成的。计数器在Clock-Up输入的低到高转换(和Clock-Down输入的高电平)上递增,并在Clock-Down输入的低到高转换时递减(和高电平时钟输入)。 MR输入的高电平会覆盖任何其他输入,以将计数器清零为零状态。终端向上计数(进位)在达到零计数之前的半个时钟周期内变为低电平,并在零计数时返回高电平。倒计数模式下的终端倒计数(借用)同样在最大计数之前的半个时钟周期内变低(192中的9和193中的15)并且在最大计数时返回高。通过将较低有效计数器的进位和借位输出分别连接到下一个最重要的计数器的Clock-Up和CLock-Down输入来实现级联。 如果存在十进制计数器非法状态或在接通电源时采取非法状态,它将按一个计数返回正常顺序,如状态图所示。 特性 同步计数和异步加载 N位级联的两个输出 前瞻进行高速计数 扇出(超温范围) 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10 LSTTL负载 总线驱动器输出。 。 。 。 。 。 。 。 。...
发表于 11-02 19:21 94次 阅读
CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD40192B-MIL CMOS 可预置 BCD 加/减计数器(具有重置功能的双时钟)

CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线,一个PRESET \ ENABLE \控制,单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零,以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时,每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平,计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平,计数器向上或向下计数。在计数器达到计数模式下的最大计数后,CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后,BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器...
发表于 11-02 19:21 130次 阅读
CD40192B-MIL CMOS 可预置 BCD 加/减计数器(具有重置功能的双时钟)

CD54ACT163 具有同步复位的同步可预设的二进制计数器

?? ACT163器件是4位二进制计数器。这些同步可预设计数器具有内部进位前瞻功能,适用于高速计数设计。通过使所有触发器同时计时以使得输出在由计数使能(ENP,ENT)输入和内部门控指示时彼此一致地改变来提供同步操作。这种工作模式消除了通常与同步(纹波时钟)计数器相关的输出计数尖峰。缓冲时钟(CLK)输入触发时钟波形上升(正向)边沿的四个触发器。 计数器完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平会禁用计数器,并使输出在下一个时钟脉冲之后与设置数据一致,无论使能输入的电平如何。 清除功能是同步。无论使能输入的电平如何,清零(CLR)\输入的低电平都会在CLK的下一次低电平到高电平转换后将所有四个触发器输出设置为低电平。这种同步清除允许通过解码Q输出以获得所需的最大计数来容易地修改计数长度。用于解码的门的低电平有效输出连接到CLR \以同步清除计数器0000(LLLL)。 进位超前电路为n位同步应用提供级联计数器没有额外的门控。 ENP,ENT和纹波进位输出(RCO)有助于实现此功能。 ENP和ENT都必须高计数,并且ENT被前馈以启用RCO。...
发表于 11-02 19:20 59次 阅读
CD54ACT163 具有同步复位的同步可预设的二进制计数器

CD4029B-MIL CMOS 可预设置的加/减计数器

CD4029B由一个四级二进制或BCD十进制加/减计数器组成,在两种计数模式下均提供先行进位。输入包括单个CLOCK,CARRY-IN \(CLOCK ENABLE \),BINARY /DECADE,UP /DOWN,PRESET ENABLE和四个单独的JAN信号,Q1,Q2,Q3,Q4和一个CARRY OUT \信号作为输出。 高PRESET ENABLE信号允许JAM INPUTS信息将计数器预设为与时钟异步的任何状态。当每个JAM线为低电平时,当PRESET-ENABLE信号为高电平时,将计数器复位为零计数。当CARRY-IN \和PRESET ENALBE信号为低电平时,计数器在时钟正跳变时前进一次。当CARRY-IN \或PRESET ENABLE信号为高电平时,进程被禁止。 CARRY-OUT \信号通常为高电平,当计数器在UP模式下达到最大计数或在DOWN模式下达到最小计数时,如果CARRY-IN \信号为低电平,则变为低电平。处于低状态的CARRY-IN \信号因此可以被认为是CLOCK ENABLE \。不使用时,CARRY-IN \端子必须连接到V SS 。 当BINARY /DECADE输入为高电平时,完...
发表于 11-02 19:20 68次 阅读
CD4029B-MIL CMOS 可预设置的加/减计数器

CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器

CD4020B,CD4024B和CD4040B是纹波进位二进制计数器。所有计数器阶段都是主从触发器。计数器的状态对每个输入脉冲的负转变进行一次计数; RESET线上的高电平将计数器重置为全零状态。输入脉冲线上的施密特触发器动作允许无限制的上升和下降时间。所有输入和输出均经过缓冲。 CD4020B和CD4040B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4040B型还提供16引脚小外形封装(M和M96后缀)。 CD4024B类型采用14引脚密封双列直插陶瓷封装(F3A后缀), 14引脚双列直插塑料封装(E后缀),14引脚小外形封装(M,MT,M96和NSR后缀),以及14引脚薄型收缩小外形封装(PW和PWR后缀) 。 特性 中速操作 完全静态操作 缓冲输入和输出 100%测试20 V时的静态电流 标准化,对称输出特性 完全静态操作 常用复位 5V,10V和15V参数额定值 在整个封装温度范围内,18 V时的最大输入电流为1μA;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): V DD = 5 V时为1 V 2 V at ...
发表于 11-02 19:20 88次 阅读
CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器

SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器

HC4060-Q1器件包含一个振荡器部分和14个纹波进位二进制计数器级。此振荡器配置可实现RC-或者晶体振荡器电路设计。时钟(CLKI)输入上的高到低转换增加了计数器的值。清除(CLR)输入上的高电平会关闭振荡器( CLKO 变为高电平而CLKO变为低电平)并且将计数器复位清零(所有的Q输出为低电平)。 特性 符合汽车应用要求 2V至6V的宽运行电压范围 输出可驱动多达10个低功耗肖特基晶体管逻辑电路(LSTTL)负载 低功耗,I CC 最大80μA t pd 典型值= 14 ns ±4mA输出驱动(在5V时间) 低输出电流,最大值1μA 实现相移振荡电路(RC) - 或者晶体振荡器电路的设计 参数 与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) Function Type Rating Operating Temperature Range (C) Pin/Package   var ...
发表于 10-16 10:08 60次 阅读
SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器