0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号完整性“案例:错误的设计带来的驱动能力问题”

Y82R_gh_eb821dd 来源:未知 作者:李倩 2018-03-23 11:19 次阅读

一个高速器件放在一堆低速电路中,其信号完整性的问题会比较突出;而一个低速器件放在一堆高速电路中, 其驱动能力的问题就会显得比较突出。 为什么, 请看 “案例: 驱动能力不足造成的时序错误”。另外, 也有器件选型和匹配方案不当带来的驱动能力问题, 当器件驱动的信号沿大大超出其翻转速率时,所带来的问题除了信号沿变缓外,还可能造成信号摆幅变小,阈值电平违规等。详见“案例:错误的设计带来的驱动能力问题”。

1 案例:驱动能力不足造成的时序错误

一块单板,设计有 DSPFPGA。 FPGA 的加载模式设置为 Slave Serial 模式,上电时 DSP 从外挂FLASH 中读取 FPGA 的 bit 文件,并加载 FPGA。发现的故障是: FPGA 加载有一定失败的概率。

示波器监测 FPGA 的 INIT_B 信号,发现该信号在加载数据过程中会拉低且无法恢复。(正常流程该信号只在加载初始化时输出低脉冲)。 INIT_B 信号在加载数据过程中拉低,表示 FPGA 检测到了数据CRC 出错。分别导出 FPGA 加载成功和加载失败两种情况下, DSP 从 FLASH 中读到 SDRAM 中的 bit文件,并进行比较,发现二者有少量字节有差异。由此判断, DSP 在将 FPGA 加载数据从 FLASH 向SDRAM 搬移的过程中,出现了误码。 DSP 本身的程序运行依赖于 SDRAM,如果 SDRAM 访问有问题,DSP 应该容易跑飞。鉴于故障复现时未发生 DSP 跑飞的现象,我们把排查的重点放在读 FLASH 的过程上。

硬件电路上, FLASH 挂在 DSP 的本地总线上,作为异步存储器被 DSP 访问, FLASH 的标称访问时间是 90ns,依此来检查 DSP 对 FLASH 空间的时序配置,读数时的建立保持时间应该都是足够的。但经过实测发现,建立时间的时序裕量为负值。究其因,是因为 FLASH 输出的信号沿太缓,几乎达到了 20ns,如图 14通道二波形。这样缓的信号沿,直接导致了 FLASH 访问时间的延长,超过了 97ns。

找到问题根源后,根据测量结果修改 DSP 对 FLASH 空间的异步时序配置,以保证足够的裕量,问题便迎刃而解了。在一个总线频率超过 50MHz 的处理器系统中, FLASH 相对来说属于较低速的器件,其管脚驱动能力也较弱。如果处理器总线上挂的负载比较多,由于容性负载的增大, FLASH 驱动总线时,其输出信号沿势必会变得更缓。而信号沿变缓带来的额外延时,往往容易被忽略。设计者在处理类似的接口时,应该充分考虑各种可能给时序带来冲击的参数,以保证接口的稳定可靠。

2 案例:错误的设计带来的驱动能力问题

一个 100MHz 时钟,由晶体驱动反相器 74AHC04 产生,作为 FPGA 的时钟全局时钟使用。 FPGA的管脚电平设置为 LVTTL33。电路工作过程中,发现 FPGA 工作紊乱,将时钟引出测量,时有时无,很不稳定。测量 100MHz 时钟输入,发现高电平只有 1.5V 左右。该电平无法保证被 FPGA 正确识别为高。这是一个典型的工程师经验不足造成的原始设计缺陷。分析这个 100MHz 时钟的原理图 (如图 15),1 分钟内发现三个问题:1.最大的问题,反相器的选型: 74AHC04 能保证的输出信号翻转率很缓(规格书标称的最小翻转斜率为 100ns/V),也就是说,这个电路实际是在用一个低速器件驱动一个高速信号。这样的直接结果便是导致其输出 100MHz 信号时幅度不够;2.源端使用了一个 100ohm 的串阻,负载端使用了一个 200ohm 的并行匹配,从阻抗连续的观点来看, 这种取值起不到阻抗匹配的作用。并行匹配用于 LVTTL/LVCMOS 电平, 也不合适, 100+200=300ohm。电阻的输出负载较重,对信号沿有进一步拉缓的影响;3.100ohm 和 200ohm 的电阻构成了分压网络, 造成 FPGA 输入端的高电平只有 74AHC04 输出端的2/3,这样,接收端得到的信号幅度就更小了。

解决方法:选择沿更快的反相器;串行匹配使用 10~50ohm 的阻值,具体由仿真确定;去除并行匹配电阻。

这个案例主要的问题就在于器件的选型。 100MHz 的时钟,已属于典型的高速信号,用不符合信号沿规格的低速器件驱动,必然会造成信号幅度上的违规。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1590

    文章

    21136

    浏览量

    591878
  • 信号完整性
    +关注

    关注

    65

    文章

    1317

    浏览量

    94866

原文标题:由驱动能力引起的信号完整性案例解读

文章出处:【微信号:gh_eb821dd72e77,微信公众号:PCB和原理图设计与共享】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    信号完整性分析与设计

    信号完整性分析与设计信号完整性设计背景???什什么是信号完整D??信
    发表于 09-12 10:20

    信号完整性仿真应用

    中国电子电器可靠工程协会关于组织召开“信号完整性仿真应用”高级研修班的邀请函各有关单位:为了帮助广大从业人员详细了解信号完整性(SI)和电
    发表于 11-25 10:13

    信号完整性分析

    很不错的一本信号完整性教材。其实EMC、EMI问题最终都是信号完整性问题。
    发表于 12-09 22:49

    高速信号的电源完整性分析

    高速信号的电源完整性分析在电路设计中,设计好一个高质量的高速PCB板,应该从信号完整性(SI——Signal Integrity)和电源完整性
    发表于 08-02 22:18

    信号完整性与电源完整性的仿真分析与设计

    及电源互联的等效模型。驱动电路和接收电路采用了IBIS模型(也可以用SPICE模型来替代)。利用该仿真电路,可以观察到一个虚拟系统工作时任一点的信号波形或电源波动状况。信号完整性通常关
    发表于 01-07 11:33

    示波器信号完整性的意义

    对任何优秀的示波器系统来说,准确重建波形的能力都是关键,这种能力称为信号完整性。示波器类似于一台摄像机,它捕获信号图像,然后可以观察和解释
    发表于 03-02 14:57

    PCB信号完整性

    的速度传输,信号驱动端发出到达接收端,其间存在一个传输延迟。过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。  基于
    发表于 11-27 15:22

    信号完整性

    做了电路设计有一段时间,发现信号完整性不仅需要工作经验,也需要很强的理论指导,坛友能提供一些信号完整性的视频资料么?非常感谢!
    发表于 02-14 14:43

    信号完整性是什么

    本文主要介绍信号完整性是什么,信号完整性包括哪些内容,什么时候需要注意信号完整性问题?
    发表于 01-25 06:51

    信号完整性到底要怎么“完整”?

    信号完整性的定义信号完整性包含哪些内容
    发表于 03-04 06:09

    信号完整性与电源完整性的相关资料分享

    的1在接收器中看起来就像 1(对0同样如此)。在电源完整性中,重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。因此,电源完整性可能会被认为是信号
    发表于 11-15 07:37

    信号完整性为什么写电源完整性

    先说一下,信号完整性为什么写电源完整性? SI 只是针对高速信号的部分,这样的理解没有问题。如果提高认知,将SI 以大类来看,SI&PI&EMI 三者的关系:所以,基础知识系列里还是
    发表于 11-15 06:32

    详解信号完整性与电源完整性

    完整性中,重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。因此,电源完整性可能会被认为是信号完整性的一个组成部分。实际上,它们都
    发表于 11-15 06:31

    什么是电源和信号完整性

    首先我们定义下什么是电源和信号完整性信号完整性 信号完整性(SI)分析集中在发射机、参考时钟、
    发表于 12-30 06:33

    何为信号完整性信号完整性包含哪些

    何为信号完整性信号完整性(Signal Integrity,简称SI)是指在信号线上的信号质量
    发表于 12-30 08:15