0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

时钟相位噪声测量中杂散的讨论及应用

Silicon Labs 来源:互联网 作者:佚名 2018-03-23 09:07 次阅读

在本辑的秒懂时钟文章中,我想继续上期关于时钟相位噪声测量中杂散的讨论。上次我们说道,时钟相位噪声图中的杂散信号是离散频率分量。杂散通常很少且幅度较低,但通常不受欢迎,因为它们会影响时钟的总抖动。

然而,杂散也可以用于时序设备的评估和表征。我们可以使用配置为低电平调制的实验室信号源将直接或间接的频率分量作为输入激励应用于时钟设备或系统。然后用频谱分析仪或相位噪声分析仪测量得到的输出时钟杂散。

在这篇文章中,我将简要回顾一下适合的信号调制选项。接下来我将讨论一些值得注意的测量。最后,我将给出选择示例的结果,抖动传输。欢迎往下阅读或点击阅读原文Silicon Labs中文社区观看完整文章。

调制选择,既不是所有杂散都是相等的

大多数实验室级别的发生器有三种基本的模拟调制选项AMFMPM分别指的是调幅调频和相位调制。每个人都在我们的 spur toolbox中占有一席之地。但首先,考虑下面的每个频谱分析仪屏幕大小。该载波标称为100MHz,并且在距载波100kHz偏移的每一侧有一对对称的杂散信号。每个杂散距离载波约60dB

你能告诉哪个屏幕上限对应于AMFMPM吗?不,不是,没有额外的信息在这个特定的例子中,图像按字母顺序排列。

那么,为什么他们很难区分呢?有几个原因:

  1. 频谱分析仪只测量光谱的振幅,而不测量相位。在这个意义上,它就像一个电压表。请参阅Keysight TechnologiesSpectrum Analysis Basics应用笔记。

  2. FMPM都是角度调制方法,它们的行为方式相同,只是其调制功能不同。 FM信号可以产生PM,反之亦然。

  3. 最后,在低调制指数下,AMFMPM边带振幅看起来非常相似。

我们来看看最后几点的细节。Keysight TechnologiesSpectrum Analysis Amplitude and FrequencyModulationhttps://literature.cdn.keysight.com/litweb/pdf/5954-9130.pdf)应用笔记中附录了以下关系。

注意:这些FM组件与AM的大小相同,但与AM不同,在下边带前有一个负号。但是,由于频谱分析仪不保存相位信息,因此低调制AMFMPM组件看起来相同。

通常,AMFMPMSSB或单边带杂散与载波比率是20 * log10(调制指数/ 2)。例如,给定200 Hz峰值频率偏差和100 kHz频率调制,我们预计SSB杂散如下:

SL = 20 log10 {(200/2)/100E3} = -60 dBc

现在,这里是使用FMPM的实用方面。如果您的信号源支持PM,那么您可以直接输入峰值相位调制量。当您逐步调整频率或刺激偏移频率时,无需更改此设置。但是,如果您的信号源仅支持FM,则必须按照以下关系维护频率调制指数。

在这种情况下,您需要调整峰值频率偏差Delta-f以及调制频率fm以保持Beta恒定。

那么,我们可以用调制杂散进行哪些测试

通常,我们将使用频谱分析仪或相位噪声分析仪来测量频域中的输出时钟杂散。我们选择不同的调制方法,这取决于我们需要对系统应用哪种激励。下表总结了一些值得注意的测量。我将简要地讨论这些测试中的每一个,然后更详细地关注最后一个测试。

您会注意到FMPM可用于生成抖动传输测试的输入时钟杂散。唯一需要跟踪的是相位或频率调制指数。现代AWG(任意波形发生器)通常支持AMFMPM更高频率的射频微波信号发生器也至少支持FM

这里是关于表中提到的每个测试的更多细节。

输入AM到PM转换

高增益设计良好的时钟缓冲器将倾向于抑制AM并且仅通过相位(定时)误差。然而,没有输入时钟缓冲器是完美的,并且可以发生一些AM-PM转换。这种转换的机制和数量通常会根据调制频率而有所不同。

该测试的设置是直接进行的,即将输入时钟与AM一起使用,然后在幅度调制频率处检查输出时钟杂散偏移。进行这种测试时需要注意几点注意事项:

  • 保持低的调制指数,因此实际上只有一个边带刺激的后果。

  • 改变感兴趣区域的调制频率。

  • 在频谱分析仪或相位分析仪的输入端使用限幅器,以便我们不必担心仪器中的AMPM转换。

PSR

PSR电源抑制类似于之前的测试,因为应用了AM但是,在这种情况下,它不是调制的输入时钟。相反,AM通过电源间接引入,然后像以前那样刺激测量。这种类型的测量还通过其他名称,如PSRR(电源抑制比)或电源纹波测试。

除了早先的AM-PM注意事项之外,还有其他一些:

  • 如果可能,我们通常要移除所有旁路电容这消除了一个变量,并且更容易注入固定的幅度波动,例如,在感兴趣的频率范围内进入电源干线100 mVpp比较设备时也比较公平。

  • AM需要注入电源而不会影响仪器或其他系统组件。我们通常为此使用偏置式Tee

  • 一致性对低水平杂散测量很重要,因此在比较设备时尽量保持设置相同。

抖动传输

检查时钟PLL芯片传输曲线的一种相对快速的方法是应用低电平PMFM杂散信号,并将调制偏置频率从远低于预期环路带宽的地方调到远远高于它。然后使用相位噪声分析仪,启用Max Hold,您将看到施加的杂散是如何滚降的。杂散幅度的渐近线允许我们估计环路带宽。

您可以通过查看相位噪声来了解发生了什么,但使用固定的调制索引输入时钟可以更精确地测量传输函数。下面的两个屏蔽帽是对Si5345抖动衰减器应用相位调制的25 MHz输入时钟(0.2°相位偏差),并在最大保持时间内连续测量相位噪声,以获得100 MHz的输出时钟。

在下面的第一种情况下,DSPLL带宽设置为400 Hz如预期的那样,该图显示注释的渐近线在400Hz左右相交。拐角频率附近的滚降略高于30 dB / dec

在下面的第二种情况下,DSPLL带宽设置为4 kHz这次曲线显示注释的渐近线相交于4.5 kHz左右,比标称目标稍宽。这里转角频率附近的滚降看起来接近25dB / dec

使用Max Hold功能可以让我们进行手动测量。然而,我们可以使用平均和存储运行集合中的杂散幅度来进行更仔细的测量,以准确表征DUT的环路带宽。

与往常一样如果您有建议或者有问题想要回答,请发送邮件至kevin.smith@silabs.com并在主题行中添加Timing 101字样。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电源管理
    +关注

    关注

    112

    文章

    6013

    浏览量

    141101
  • 频谱分析仪
    +关注

    关注

    15

    文章

    941

    浏览量

    84869
  • 相位噪声
    +关注

    关注

    2

    文章

    150

    浏览量

    22644

原文标题:秒懂时钟Part 7: 探讨时钟相位噪声测量中的杂散(下篇)

文章出处:【微信号:SiliconLabs,微信公众号:Silicon Labs】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    什么是相位噪声 产生相位噪声的原因 相位噪声的表示方法及影响

    什么是相位噪声 产生相位噪声的原因 相位噪声的表示方法 相位
    的头像 发表于 01-31 09:28 1362次阅读

    相位噪声定义 相位噪声来源 相位噪声对信号的影响

    ,包括电路稳定性不良、时钟补偿误差、温度变化、电磁干扰等。相位噪声对信号有着广泛的影响,包括降低信号的频谱纯度、引起功率泄露、产生频率副瓣、导致系统误码率的提高等。 抖动是指信号的周期性变化,通常表现为时间轴上信号
    的头像 发表于 01-29 13:54 298次阅读

    散出现的时间在时钟的沿上,需要怎么测量

    散出现的时间在时钟的沿上,需要怎么测量?是不是示波器看到沿很干净就可以?那么我在信号分析仪里面看到的也无关紧要了?
    发表于 12-22 06:19

    相位噪声晶振选型,应该从何入手?

    相位噪声晶振选型,应该从何入手?  低相位噪声晶振在现代电子设备中扮演着非常重要的角色,因为它们能够提供高精度的时钟信号,并且具有低
    的头像 发表于 12-15 14:11 227次阅读

    如何确定DDS输出信号频谱

    直接数据频率合成器(DDS)因能产生频率捷变且残留相位噪声性能卓越而著称。另外,多数用户都很清楚DDS输出频谱存在的
    发表于 12-15 07:38

    AD9467采集信号的如何消除?

    和AD9517-3时钟芯片模拟电源均采用低噪声LDO。 采集到的数据用cool打开后,如下图所示:在 20M30M 40M 50M 60M 80M 90M均有 想请教一下这些
    发表于 12-08 06:52

    使用AD9783时遇到的问题如何解决?

    每隔3KHz存在,无法通过降低信号功率,改变时钟数据相位来改善 更改参考时钟为60MHz,
    发表于 12-07 07:09

    请问2个AD9576之间怎么实现同步来保证16个AD输出时钟相位都同步?

    的0-8输出时钟之间可以实现相位同步,那2个AD9576之间怎么实现同步来保证16个AD输出时钟相位都同步?
    发表于 12-05 08:16

    AD9164问题如何解决?

    出现一个与基带信号相关的点幅度-50dBm左右,影响了射频输出的Sfdr。具体现象: 输出2.2ghz点频时,点在2.6GHz 输出2.3ghz点频时,
    发表于 12-04 07:39

    AD7606 SPI通信的时钟极性和时钟相位要求是什么?

    AD7606的关于SPI通信的时钟极性和时钟相位要求是什么? 我的主控芯片采用SPI有AD7606通信,我在数据手册好像没有看到专门关于SPI通信时钟极性和
    发表于 12-01 06:56

    改进DAC相位噪声测量以支持超低相位噪声DDS应用

    电子发烧友网站提供《改进DAC相位噪声测量以支持超低相位噪声DDS应用.pdf》资料免费下载
    发表于 11-24 11:09 0次下载
    改进DAC<b class='flag-5'>相位</b><b class='flag-5'>噪声</b><b class='flag-5'>测量</b>以支持超低<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>DDS应用

    频谱仪测量相位噪声方法概述

    相位噪声是对信号时序变化的另一种测量方式,其结果在频率域内显示。用一个振荡器信号来解释相位噪声
    发表于 10-10 10:29 1722次阅读
    频谱仪<b class='flag-5'>测量</b><b class='flag-5'>相位</b><b class='flag-5'>噪声</b>方法概述

    HbirdV2-SoC如何配置QSPI1和QSPI2的时钟极性CPOL和时钟相位CPHA?

    HbirdV2-SoCQSPI0的时钟极性CPOL和时钟相位CPHA可以通过SPI_SCKMODE寄存器来配置;在QSPI1和QSPI2没有找到相关寄存器,如何配置QSPI1和QS
    发表于 08-12 06:17

    SPI时钟极性和时钟相位

    在 SPI 中,主机可以选择时钟极性和时钟相位。在空闲状态期间,CPOL 为设置时钟信号的极性。空闲状态是指传输开始时 CS 为高电平且在向低电平转变的期间,以及传输结束时 CS 为低电平
    的头像 发表于 07-21 10:08 3446次阅读
    SPI<b class='flag-5'>时钟</b>极性和<b class='flag-5'>时钟相位</b>

    ADC噪声时钟输入和相位噪声,第 1 部分

    这是为数不多的跨越围栏是有利的情况之一。目前市面上的许多时钟产品都指定器件的相位噪声,而不指定抖动。让我们来看看如何从相位噪声变为抖动。然后
    的头像 发表于 06-30 16:58 632次阅读
    ADC<b class='flag-5'>噪声</b>:<b class='flag-5'>时钟</b>输入和<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>,第 1 部分