侵权投诉

如何合理优化FPGA架构设计及配方法

FPGA技术联盟 2018-03-20 11:18 次阅读

如果符合一些简单的设计原则,采用最新的Xilinx7系列FPGA架构上实现无线通信。Xilinx公司已经创建了典型无线数据路径的设计范例,表明中速级(-2)器件上使用的几乎100%的 slice资源都支持500 MHz以上的时钟频率。如何真正时序高速设计,需要注意一下几点

影响时钟频率的基本规则

01

DSP48 slice数与时钟速率成反比

一般来说DSP48 slice数与时钟速率成反比。Block RAM资源也按照阶跃函数随时钟速率降低。这在无线电信号处理设计中较常见,其中Block RAM基本上用来按照相对高的采样率存储大量函数运算的系数集合,例如,DDS(直接数字合成器)的正弦/余弦值,峰值抵消脉冲产生器中的CFR (波峰因数衰减)系数,或DPD (数字预失真)模型中的非线性函数抽样。

所以,提供时钟频率能够降低Slice和BlockRAM的资源利用,当时钟频率从368.64转换至491.52 MHz(1.33时钟比) ,按照比例LUT和FF的数据量分别减少了1.34和1.44倍。将时钟速率从245.76放大一倍至491.52 MHz,这些数据减少了1.8倍和1.7倍。这种非线性行为基本上是为执行信号处理控制逻辑,不需要按照时钟频率进行线性放大。

02

信号采样率也影响资源利用率

采样速率为25 Msamples/sec的滤波器带宽在250 MHz运行时与带宽在500 MHz运行时相比所需的逻辑资源略降低两倍。采样速率为500 Msamples/sec的多相实现带宽在250 MHz运行时与带宽在500 MHz时相比,所需的逻辑资源增加两倍。对逻辑资源使用的一阶估计是时钟频率增加x倍相当于逻辑利用率减少0.85至1.1倍

高速设计其他注意事项

01

流水线设计

适当的流水线程序当然是设计高速程序的关键因素,所有的高速设计都推崇流水线设计,在此不做详细描述

02

合理使用BlockRAM

需要构建一个以上Block RAM的存储时,可通过选择最大限度地减少数据复用和资源利用的配置优化速度。举例来说, 存储16位数据的16K存储器最好使用16K × 1位的Block RAM进行构建,而不是1K × 16位的Block RAM.

03

正确使用DSP Slice

DSP slice逻辑本质上可支持较高的时钟速率。逻辑电平与数据路由路径的数量限制了速度,因此在构建高速设计时应在每一个或两个LUT电平上插入一个寄存器

04

合理的层次结构

定义合理的层次结构,按照逻辑分区将设计划分成相应的功能模块。这种层次结构提供便于在层次边界寄存输出的方法,从而限制特定模块的关键路径。这样分析和修复在单一模块中定位的时序路径就很容易。实际上,定位超高时钟速度时,应在层次结构的一些层级使用多个寄存器级,以优化时序并为后端工具留下更多设计空间。好的设计层次结构应该将相关的逻辑集成在一起,使得区域分组和逻辑压缩更为有效;

建立适当的层次结构可在多个模块时获取可重复结果

在模块级应用实现属性,可令代码简单并具可扩展性,该属性可传播该模块中声明的所有信号

05

良好的时钟管理和时钟分配方法

尽可能减少独立主时钟数量

将时钟元件放在设计层次结构的顶层,以便在多个模块共享时钟,这将减少所需的时钟资源,提高时序性能,并降低资源和功率利用率

在不相关时钟域之间使用适当的再同步技术

限制时钟“使能”的使用。实际上这条规则难以实现,原因是在多周期实现中时钟“使能”通常需要评估数据样本或操作符输出。实现有效的降低功耗技术很有效。在任何情况下,必须适当寄存时钟使能信号以删除高扇出 nets

06

复位策略

最小化复位网络的大小

避免全局复位。

优选同步复位,实际上对DSP48逻辑片和Block RAM是强制的。

总结

高速设计时FPGA设计的未来,随着信号处理能力的增强,FPGA高速设计必不可少。如何合理优化FPGA架构设计是我们必须要考虑的问题。

原文标题:高速FPGA系统设计几条军规

文章出处:【微信号:gh_873435264fd4,微信公众号:FPGA技术联盟】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

Vivado在ipm的时候遇到下面的问题,有大神指导一下吗?

[DRC REQP-1884] ODDR_has_invalid_load: ODDR cell mac_inst/tri_mode_ethernet_mac_i/U0/tri_mode_ethernet_m...
发表于 05-27 17:37 73次 阅读
Vivado在ipm的时候遇到下面的问题,有大神指导一下吗?

FPGA内部的这些信号之间是否存在任何调整差异?

嗨, 我有一个2位的总线,我从IO引脚输入的一个输入和另一个来自仅输入的引脚。 那么,FPGA内部的这些信号之间是否存在任...
发表于 05-27 16:23 8次 阅读
FPGA内部的这些信号之间是否存在任何调整差异?

FPGA乘除运算在内部怎么实现的?

在使用verilogHDL编程数据运算时使用了乘除运算不知道会出错不,求指导...
发表于 05-27 14:20 72次 阅读
FPGA乘除运算在内部怎么实现的?

外部时钟频率是否必须与PCIX参考时钟或其他任何标准参考时钟的频率相同?

我正在使用IBert生成2.5 Gbps(PCIX)比特流; PCIX需要100 MHz参考时钟。 在IBert时钟选项,系统时钟设置中,...
发表于 05-27 14:09 5次 阅读
外部时钟频率是否必须与PCIX参考时钟或其他任何标准参考时钟的频率相同?

速度等级如何影响FPGA的选择

我试图了解速度等级,我发现了很多相互矛盾的信息。 在Virtex5数据表中,速度等级列为-1,-2和-3。 这是什么意思? 速度等级...
发表于 05-27 14:08 25次 阅读
速度等级如何影响FPGA的选择

2020 人工智能卓越创新奖,请为Xilinx打call

赛灵思: FPGA、可编程 SoC,以及 ACAP 自适应计算加速的发明者,“致力于打造灵活应变,万....
的头像 人间烟火123 发表于 05-27 11:38 191次 阅读
2020 人工智能卓越创新奖,请为Xilinx打call

Teledyne进一步增强数据转换器,为加速FPGA发展

为响应可编程逻辑技术的不断发展,Teledyne e2v进一步增强了其数据转换器产品组合以及支持它们....
发表于 05-27 10:05 32次 阅读
Teledyne进一步增强数据转换器,为加速FPGA发展

Xilinx全新Virtex UltraScale+ FPGA问市,生而为速

VU23P 具备一系列卓越特性,它在 Virtex UltraScale 产品组合中实现了最高的查找....
发表于 05-27 08:57 111次 阅读
Xilinx全新Virtex UltraScale+ FPGA问市,生而为速

TMS320C6657挂网口如何与Spartan-6挂网口实时通信?

现状是: 1.信号处理板的架构是FPGA+DSP,DSP上挂网口,与电脑可正常通信 2.数据处理板的架构是FPGA挂网口,与电...
发表于 05-27 08:43 93次 阅读
TMS320C6657挂网口如何与Spartan-6挂网口实时通信?

如何使用Virtex-4 FPGA的Block-RAM存储矩阵/ Vector的内容

我们如何使用Virtex-4 FPGA的Block-RAM来存储矩阵/ Vector的内容。 例如,如何在BRAM中存储矢量A = [1 2 4 5 6 ...
发表于 05-27 06:43 9次 阅读
如何使用Virtex-4 FPGA的Block-RAM存储矩阵/ Vector的内容

请问CK计数器时钟是什么?为什么要用PCLK1除以4096

请问CK计数器时钟是什么?为什么要用PCLK1除以4096?...
发表于 05-27 03:06 6次 阅读
请问CK计数器时钟是什么?为什么要用PCLK1除以4096

生而为速,Xilinx专为联网和存储加速优化推出全新 Virtex UltraScale+ VU23P FPGA

VU23P 具备一系列卓越特性,它在 Virtex UltraScale 产品组合中实现了最高的查找....
发表于 05-26 15:34 178次 阅读
生而为速,Xilinx专为联网和存储加速优化推出全新 Virtex UltraScale+ VU23P FPGA

莱迪思Nexus技术平台,重新定义低功耗小尺寸FPGA

物联网AI、嵌入式视觉、硬件安全、5G通信、工业和汽车自动化等新兴应用正在重新定义开发人员设计网络边....
发表于 05-26 10:34 96次 阅读
莱迪思Nexus技术平台,重新定义低功耗小尺寸FPGA

iMPACT添加设备错误是怎么回事

您好,我是FPGA的初学者。 我有elbertV2板,我想通过USB从计算机接收输入数据。 我按照指南尝试用iMPACT程序制作...
发表于 05-26 08:58 59次 阅读
iMPACT添加设备错误是怎么回事

华为FPGA设计高级技巧Xilinx篇资料免费下载

本文从FPGA器件结构角度出发 以速度和面积为主题 描述在FPGA设计过程中应当注意的问题和可以采用....
发表于 05-26 08:00 37次 阅读
华为FPGA设计高级技巧Xilinx篇资料免费下载

基于FPGA的按键扫描程序

发表于 05-25 15:59 150次 阅读
基于FPGA的按键扫描程序

同步时钟系统在弱电智能化的应用

时钟也就是常见的显示时间屏,其直观显示时间信息的方式,而网络时钟就是指通过网络方式走NTP的协议来进....
的头像 时频/时钟发烧友 发表于 05-25 15:23 134次 阅读
同步时钟系统在弱电智能化的应用

Altera公司的FPGA选择示意图资料免费下载

本文档的主要内容详细介绍的是Altera公司的FPGA选择示意图资料免费下载。
发表于 05-25 08:00 21次 阅读
Altera公司的FPGA选择示意图资料免费下载

功率分析仪的测量通道如何扩展

什么是功率分析仪?它有什么作用?随着新能源汽车的快速发展,汽车工业现场的测试需求也越来越高,往往需要....
的头像 Wildesbeast 发表于 05-24 10:39 641次 阅读
功率分析仪的测量通道如何扩展

Teledyne的数据转换平台可与Xilinx的FPGA器件完美相融

为了辅助Xilinx热门产品20nm Kintex UltraScale KU060 FPGA,Te....
发表于 05-23 10:15 110次 阅读
Teledyne的数据转换平台可与Xilinx的FPGA器件完美相融

在嵌入式视觉设计中使用FPGA,它将带来什么优势

过去几年里,嵌入式视觉应用大量涌现,包括从相对简单的智能视觉门铃到执行随机拾取和放置操作的复杂的工业....
发表于 05-23 09:57 395次 阅读
在嵌入式视觉设计中使用FPGA,它将带来什么优势

可重构架构技术的快速发展,未来将应用于太空

如今,技术的进步使得低轨飞行越来越容易商用化。赛灵思太空产品系统架构师Minal Sawant表示,....
发表于 05-22 10:35 154次 阅读
可重构架构技术的快速发展,未来将应用于太空

AI观察室|无需实体FPGA也能AI部署?听听清华汪玉研究团队怎么说

曾书霖:在研究中,我们对公有云和私有云两种场景进行了区分(如下图所示)。公有云主要强调用户之间的隔离....
发表于 05-21 09:02 458次 阅读
AI观察室|无需实体FPGA也能AI部署?听听清华汪玉研究团队怎么说

定制化服务器到底是什么

顾名思义,定制化服务器是基于传统服务器的基础,根据不同业务的实际需求进行研发、设计、生产的新型服务器....
发表于 05-21 08:00 60次 阅读
定制化服务器到底是什么

Xilinx Kintex-7 FPGA开发板支持接口32位 DDR4 SDRAM

随着全球首个28nmFPGA的推出,赛灵思为设计人员提供了最广泛的可编程平台,包括新型器件的多功能性....
发表于 05-20 15:27 150次 阅读
Xilinx Kintex-7 FPGA开发板支持接口32位 DDR4 SDRAM

黑科技!GPS时钟服务器在电力系统技术应用

黑科技!GPS时钟服务器在电力系统技术应用 黑科技!GPS时钟服务器在电力系统技术应用 近几年来,随....
发表于 05-20 15:26 83次 阅读
黑科技!GPS时钟服务器在电力系统技术应用

英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM

英特尔的SoC开发套件提供了开发定制ARM快速和简单的方法*处理器的SoC设计。设计生产率是Arri....
发表于 05-20 14:05 64次 阅读
英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM

利用Microchip PolarFire FPGA创建低功耗神经网络应用

随着人工智能、机器学习技术和物联网的兴起,应用开始向收集数据的网络边缘迁移。为缩小体积、减少产热、提....
发表于 05-20 10:47 152次 阅读
利用Microchip PolarFire FPGA创建低功耗神经网络应用

支持Xilinx FPGA中的32位 DDR4 SDRAM

尽管现代FPGA包含内部存储器,但可用存储器的数量始终比专用存储器芯片的存储器数量级低几个数量级。因....
发表于 05-19 17:35 63次 阅读
支持Xilinx FPGA中的32位 DDR4 SDRAM

英特尔AGILEX FPGA如何与CXL实现相互相容

自从英特尔几年前以167亿美元的价格收购Altera以来,FPGA产品组合的推出基本上是英特尔时代之....
发表于 05-19 10:46 406次 阅读
英特尔AGILEX FPGA如何与CXL实现相互相容

基于EP2C8Q208和TMS320VC5416芯片实现高速数据采集卡的设计

当前,许多领域越来越多地要求具有高精度A/D转换和实时处理功能。同时,市场对支持更复杂的显示和通信接....
发表于 05-19 10:11 200次 阅读
基于EP2C8Q208和TMS320VC5416芯片实现高速数据采集卡的设计

关于低功耗FPGA的8b/10b SERDES的接口设计解析

串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口....
发表于 05-18 10:51 126次 阅读
关于低功耗FPGA的8b/10b SERDES的接口设计解析

美高森美和Athena宣布为加密用户提供DPA防御对策的FPGA

现已提供功能强大的防篡改安全微控制器技术,作为用于SmartFusion2和 IGLOO2 FPGA....
发表于 05-15 10:56 265次 阅读
美高森美和Athena宣布为加密用户提供DPA防御对策的FPGA

如何使用FPGA实现高性能程控数字移相器的设计

数字移相器是利用锁相环,将输出信号频率设置为输入信号频率的 360 倍,通过数值比较器、计数器进行移....
发表于 05-15 08:00 60次 阅读
如何使用FPGA实现高性能程控数字移相器的设计

ALTERA FPGA PCIE的设计指导教程

PCI Express高性能参考设计突出了Altera@PCI Express MegaCore的硬....
发表于 05-14 17:51 68次 阅读
ALTERA FPGA PCIE的设计指导教程

阿里巴巴携手英特尔开发一款基于FPGA的解决方案

通过使用英特尔® Arria® 10 FPGA、基于英特尔® 至强® 处理器的服务器及软件开发工具构....
发表于 05-14 10:53 114次 阅读
阿里巴巴携手英特尔开发一款基于FPGA的解决方案

在FPGA中处理AI/ML工作负载的新块浮点运算单元

FPGA是一种半定制电路,主要应用于专用集成电路,在航空航天/国防、消费电子、电子通讯等领域有着不可....
发表于 05-13 11:06 278次 阅读
在FPGA中处理AI/ML工作负载的新块浮点运算单元

Verilog硬件描述语言的基础知识详细讲解

Verilog是硬件描述语言,在编译下载到FPGA之后,会生成电路,所以Vreilog是并行运行的;....
发表于 05-13 08:00 41次 阅读
Verilog硬件描述语言的基础知识详细讲解

电子信息工程在工业领域有什么样的应用现在是什么现状

目前电子信息工程在我国仍算是一门新兴产业。但近年来电子信息产业的发展速度还是很可观的,并且在我国所占....
发表于 05-13 08:00 71次 阅读
电子信息工程在工业领域有什么样的应用现在是什么现状

FPGA运算单元技术创新可支持高算力浮点

随着机器学习(Machine Learning)领域越来越多地使用现场可编程门阵列(FPGA)来进行....
发表于 05-12 10:46 94次 阅读
FPGA运算单元技术创新可支持高算力浮点

使用FPGA实现直流伺服电机控制器的设计资料说明

利用 VHDL 硬件描述语言在 FPGA 中设计直流伺服电机控制器。其含 4 路 PWM 控制器,每....
发表于 05-11 08:00 59次 阅读
使用FPGA实现直流伺服电机控制器的设计资料说明

FPGA或SoC电源的应用中的集成柔性功率器件使用

使用四个独立的器件为这个系统供电:两个LP3982 300mA单通道LDO和两个TLV62084 2....
发表于 05-10 12:03 392次 阅读
FPGA或SoC电源的应用中的集成柔性功率器件使用

英特尔构建智慧云基石,推动企业在数字经济时代前进

“后新冠时代”,在线(云)上,人与人的交流变得更加容易。4月底,“英特尔构建智慧云基石”线上沙龙如约....
的头像 牵手一起梦 发表于 05-09 14:46 1475次 阅读
英特尔构建智慧云基石,推动企业在数字经济时代前进

MathWorks在FPGA和ASIC上成功实现自动化视觉系统设计

MathWorks宣布,随着 2019b 发行版的 MATLAB 和 Simulink 产品系列最近....
发表于 05-09 10:55 89次 阅读
MathWorks在FPGA和ASIC上成功实现自动化视觉系统设计

DIC EXPO国际显示展特约专题丨时移世易 显示行业以变应变

背景介绍 视频处理是人工智能应用中的一个重要方向,对于一款端上部署的AI加速产品,其视频接入能力是产....
的头像 火花 发表于 05-09 10:04 399次 阅读
DIC EXPO国际显示展特约专题丨时移世易 显示行业以变应变

基于FPGA数据采集电路和USB接口总线实现虚拟数字存储示波器的设计

随着目前科学技术的发展,电子技术的应用领域越来越广。电子测试测量仪器作为电子技术的基础,其应用范围也....
发表于 05-09 09:13 213次 阅读
基于FPGA数据采集电路和USB接口总线实现虚拟数字存储示波器的设计

JK触发器与RS触发器是如何构成的有什么区别

 本文档的主要内容详细介绍的是JK触发器与RS触发器到底是如何构成的有什么区别
发表于 05-09 08:00 129次 阅读
JK触发器与RS触发器是如何构成的有什么区别

片上网络技术的发展给FPGA带来了什么优势

在摩尔定律的推动下,集成电路工艺取得了高速发展,单位面积上的晶体管数量不断增加。
发表于 05-08 11:03 528次 阅读
片上网络技术的发展给FPGA带来了什么优势

贸泽备货Microchip Hello FPGA套件,专为FPGA领域经验不足的终端用户而开发

FPGA主板搭载了Microchip PIC32MX7微控制器 ,用于控制SmartFusion2 ....
发表于 05-07 08:48 158次 阅读
贸泽备货Microchip Hello FPGA套件,专为FPGA领域经验不足的终端用户而开发

使用单片机设计简易频谱分析仪的详细资料讲解

本系统基于外差式频谱分析仪的基本原理, 以单片机 89C55为控制核心, 结合高速可编程逻辑器件 F....
发表于 05-07 08:00 74次 阅读
使用单片机设计简易频谱分析仪的详细资料讲解

高云半导体发布新款射频FPGA,可用手机蓝牙编程

由于功耗通常是蓝牙设备的关键考虑因素,高云半导体GW1NRF-4设备包括一个电源管理单元,该单元支持....
发表于 05-06 14:19 379次 阅读
高云半导体发布新款射频FPGA,可用手机蓝牙编程

2D NoC可实现FPGA内部超高带宽的逻辑互连

Achronix 最新基于台积电(TSMC)的7nm FinFET工艺的Speedster7t FP....
发表于 05-04 09:43 89次 阅读
2D NoC可实现FPGA内部超高带宽的逻辑互连

采用Fusion FPGA实现扩散炉温控系统的软硬件设计

当前国内外温控设备以单路控制居多,只能控制一路加热没备。在国内,可以对高温设备同时多路温度监控系统的....
发表于 05-03 10:35 252次 阅读
采用Fusion FPGA实现扩散炉温控系统的软硬件设计

清华大学提出了针对深度学习加速的FPGA虚拟化方案

而如图1 (b) 所示,在私有云的情况下,我们希望使得系统总的性能最优。如果FPGA允许多个用户使用....
的头像 FPGA开发圈 发表于 04-30 16:19 688次 阅读
清华大学提出了针对深度学习加速的FPGA虚拟化方案

FPGA中隐藏了一个安全漏洞

首先,这次研究的是赛灵思的芯片,如果研究的是其他公司的芯片,是不是也有这个问题?肯定会有!因为破解人....
的头像 FPGA开发圈 发表于 04-30 15:49 626次 阅读
FPGA中隐藏了一个安全漏洞

片上网络(NoC)技术的发展及其给高端FPGA带来的优势

在摩尔定律的推动下,集成电路工艺取得了高速发展,单位面积上的晶体管数量不断增加。片上系统(Syste....
发表于 04-30 15:41 998次 阅读
片上网络(NoC)技术的发展及其给高端FPGA带来的优势

FPGA运算单元如今已能够支持高算力浮点

随着机器学习(Machine Learning)领域越来越多地使用现场可编程门阵列(FPGA)来进行....
发表于 04-30 11:31 261次 阅读
FPGA运算单元如今已能够支持高算力浮点

基于FPGA技术实现ADN2850的串口控制设计

数字电位器是利用微电子技术制成的集成电路,它是依靠电阻阵列和多路模拟开关的组合完成阻值的变化。它没有....
发表于 04-30 09:34 286次 阅读
基于FPGA技术实现ADN2850的串口控制设计

美乐威采用莱迪思半导体FPGA实现USB视频采集设备

南京美乐威电子科技有限公司(“Magewell”)宣布将发布的多款最新USB 3.0视频采集设备中集....
发表于 04-29 11:24 246次 阅读
美乐威采用莱迪思半导体FPGA实现USB视频采集设备

如何使用FPGA实现数字电压表的设计

:采用 EDA(电子设计自动化)技术和 FPGA(现场可编程门阵列)芯片设计数字电压表。 整个设计采....
发表于 04-28 08:00 101次 阅读
如何使用FPGA实现数字电压表的设计

TLC555M 低功耗 LinCMOS

与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); TLC555M 2.1     2     15     250     Military     -55 to 125     CDIP LCCC     See datasheet (CDIP) 20LCCC: 79 mm2: 8.89 x 8.89(LCCC)     无样片...
发表于 11-02 19:02 226次 阅读
TLC555M 低功耗 LinCMOS

SE556 双精度定时器

与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); SE556 NA556 NE556 SA556 0.1     0.1     0.1     0.1     4.5     4.5     4.5     4.5     16     16     16     16     2000     4000     4000     4000     Military     Catalog     Catalog     Catalog     -55 to 125     -40 to 105     0 to 70     -40 to 85     CDIP     PDIP SOIC     PDIP SO SOIC SSOP     PDIP     See datasheet (CDIP)     See datasheet (PDIP) 14SOIC: 52 mm2: 6 x 8.65(SOIC)     See datasheet (PDIP) 14...
发表于 11-02 19:02 356次 阅读
SE556 双精度定时器

TLC556M 低功耗双路 LinCMOS

TLC556系列是使用TI LinCMOS TM 工艺制造的单片时序电路,可提供与CMOS,TTL和MOS逻辑,工作频率高达2MHz。由于输入阻抗高,使用比NE556更小,更便宜的定时电容可以实现精确的时间延迟和振荡。在整个电源电压范围内功耗都很低。 与NE556类似,TLC556的触发电平约为电源电压的三分之一,而 的阈值电平约为电源电压的三分之二。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变为高电平。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位输入可以覆盖所有其他输入,并可用于启动新的时序周期。如果复位输入为低电平,则触发器复位,输出为低电平。只要输出低,就在放电端子和地之间提供低阻抗路径。 虽然CMOS输出能够吸收超过100 mA的电流并且输出电流超过10 mA,但TLC556在输出转换期间显示出大大减少的电源电流尖峰。这最大限度地减少了对NE556所需的大型去耦电容的需求。 这些设备具有内部静电放电(ESD)保护电路,可在MIL-STD-883C,方法3015下测试,防止电压高达2000 V的灾难性故障。但是,在处理这些设备时应小心谨慎。器件...
发表于 11-02 19:01 131次 阅读
TLC556M 低功耗双路 LinCMOS

CDCLVP111-SP CDCLVP111-SP 具有可选输入时钟驱动器的低电压 1:10 LVPECL

CDCLVP111-SP时钟驱动器能够以最低时钟分配偏移将LVPECL输入的一对差分时钟(CLK0和CLK1)分配至十对差分LVPECL时钟(Q0和Q9)输出.CDCLVP111-SP可接受两个时钟源传入一个输入多路复用器.CDCLVP111-SP专为驱动50Ω传输线路而设计。当一个输出引脚不被使用时,建议将其保持在开态态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。 如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并且一个10nF电容器旁通至接地(GND)。 如需实现高速性能,强烈建议采用差分模式。 CDCLVP111-SP的额定工作温度范围为-55°C至125°C。 特性 将一个差分时钟输入对LVPECL分配至10个差分LVPECL 与低压发射器耦合逻辑(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的宽电源电压范围 通过CLK_SEL可选择时钟输入 低输出偏移(典型值为15ps),适用于时钟分配应用 额外抖动少于1ps 传播延迟少于355ps 开输入缺省状态 兼容低压差分信令(LVDS),电流模式逻辑(CML)和短截线...
发表于 11-02 19:01 83次 阅读
CDCLVP111-SP CDCLVP111-SP 具有可选输入时钟驱动器的低电压 1:10 LVPECL

CDCLVP111-EP 具有可选输入的 1:10 LVPECL 缓冲器

CDCLVP111时钟驱动器使用最小的时分偏斜将LVPECL输入的一个差分时钟对(CLK0,CLK1)分频为差分LVPECL时钟(Q0,Q9) CDCLVP111专用设计用于驱动器50Ω传输线路。当一个输出引脚不被使用时,建议将其保持在开状态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。 如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并由一个10nF电容器旁通至接地(GND)。 然而,要实现高达3.5GHz的高速性能,强烈建议使用差分模式。 CDCLVP111额定工作温度范围是 - 55°C至125°C。 特性 将一个差分时钟输入对LVPECL分配至10个差分LVPECL 与低压发射器耦合逻辑(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的宽电源电压范围 通过CLK_SEL可选择时钟输入 针对时分应用的低输出偏斜(典型值15ps) 额外抖动少于1ps 传播延迟少于355ps 开输入缺省状态 低压差分信令(LVDS),电流模式逻辑(CML),短截线串联端接逻辑(SSTL)输入兼容 针对单端计时的V BB < /sub>基准电压输...
发表于 11-02 19:01 73次 阅读
CDCLVP111-EP 具有可选输入的 1:10 LVPECL 缓冲器

CDCM7005-SP 3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器

CDCM7005-SP是一款高性能,低相位噪声和低偏移时钟同步器,可同步VCXO(压控晶体振荡器)或VCO(电压)受控振荡器)频率到两个参考时钟之一。可编程预分频器M和反馈分频器N和P为参考时钟与VC(X)O的频率比提供高度灵活性,如VC(X)O_IN /PRI_REF =(N×P)/M或VC (X)O_IN /SEC_REF =(N×P)/M。 VC(X)O_IN时钟工作频率高达2 GHz。通过选择外部VC(X)O和环路滤波器组件,可以调整PLL环路带宽和阻尼系数,以满足不同的系统要求。 CDCM7005-SP可以锁定两个参考时钟之一输入(PRI_REF和SEC_REF),支持频率保持模式和快速频率锁定,可实现故障安全和增加系统冗余。 CDCM7005-SP的输出是用户可定义的,可以是最多五个LVPECL输出或多达10个LVCMOS输出的任意组合。 LVCMOS输出成对排列(Y0A:Y0B,Y1A:Y1B,Ω),因此每对具有相同的频率。但每个输出可以单独反转和禁用。内置同步锁存器确保所有输出均为低输出偏移同步。 所有器件设置,如输出信号,分频器值,输入选择等等,均可通过SPI(3线串行)进行编程外围接口)。 SPI允许单...
发表于 11-02 19:01 107次 阅读
CDCM7005-SP 3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器

CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能时钟缓冲器

CDCVF2310是一款运行频率高达200MHz的高性能,低偏斜时钟缓冲器。五个输出的两个组中的每一个组提供CLK的低偏斜副本。加电后,无论控制引脚的状态如何,输出的缺省状态为低电平。对于正常运行,当控制引脚(分别为1G或2G)被保持在低电平并且在CLK输入上检测到一个负时钟边沿时,组1Y [0:4]或2Y [0:4]的输出可被置于低电平状态。当控制引脚(1G和2G)被保持在高电平并且在CLK输入上检测到一个负时钟边沿时,组1Y [0:4]或2Y [0:4]的输出可被切换至缓冲器模式。此器件运行在一个 2.5V和3.3V环境中。内置的输出使能毛刺脉冲抑制可确保一个已同步的输出使能序列以分配完全周期时钟信号。 CDCVF2310运行温度范围为-55°C至125° C。 特性 高性能1:10时钟驱动器 在V DD 为3.3V时,运行频率高达200MHz 在V DD 为3.3V时,引脚到引脚偏斜小于100ps V DD 范围:2.3V至3.6V 输出使能毛刺脉冲抑制 将一个时钟输入分频至五个输出的两个组 25Ω片载串联阻尼电阻器 采用24引脚薄型小尺寸封装(TSSOP) 参数 与其它产品相比 时钟缓冲器   Additive RMS Jitter (Typ) (fs) Output Fr...
发表于 11-02 19:01 54次 阅读
CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能时钟缓冲器

LM555QML Timer

LM555是一款高度稳定的器件,用于产生精确的时间延迟或振荡。如果需要,提供附加端子用于触发或重置。在延时工作模式下,时间由一个外部电阻和电容精确控制。对于作为振荡器的非稳态操作,可通过两个外部电阻和一个电容精确控制自由运行频率和占空比。电路可以在下降波形上触发和复位,输出电路可以提供或吸收高达200mA的电流或驱动TTL电路。 特性 SE555 /NE555的直接替换 从微秒到小时的时间 在两个Astable中运行和单稳态模式 可调节占空比 输出可以输出或吸收200 mA 输出和电源TTL兼容 温度稳定性优于0.005%/°C 正常开启和正常关闭输出 所有商标均为其各自所有者的财产。 参数 与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); LM555QML ...
发表于 11-02 19:01 158次 阅读
LM555QML Timer

SE555-SP QML V 类精密定时器

SE555是一款能够产生精确时间延迟或振荡的精密定时电路。在延时或单稳态工作模式下,定时间隔由单个外部电阻和电容网络控制。在非稳态工作模式下,频率和占空比可以通过两个外部电阻和一个外部电容独立控制。 阈值和触发电平通常分别为三分之二和三分之一, of V CC 。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变高。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位(RESET)输入可以覆盖所有其他输入,并可用于启动新的时序周期。当RESET变为低电平时,触发器复位,输出变为低电平。当输出为低电平时,在放电(DISCH)和地之间提供低阻抗路径。 输出电路能够吸收或提供高达100 mA的电流。 4.5 V至16.5 V电源的工作条件。采用5 V电源时,输出电平与TTL输入兼容。 特性 从微秒到小时的时间 稳定或单稳态操作 可调节占空比 TTL兼容输出可以接收或输出高达100 mA QML-V合格,SMD 5962-98555 军用温度范围(?? 55°C至125°C °C) 耐辐射:25 kRad(Si)TID (1) (1) 辐射耐受性是基于初始设备鉴定的典型值,剂量率=...
发表于 11-02 19:01 175次 阅读
SE555-SP QML V 类精密定时器

CDC2351-EP 具有三态输出的增强型产品 1 线路至 10 线路时钟驱动器

CDC2351是一款高性能时钟驱动器电路,可将一个输入(A)分配到10个输出(Y),时钟分配的偏差最小。输出使能(OE)\输入禁止输出进入高阻态。每个输出都有一个内部串联阻尼电阻,以改善负载的信号完整性。 CDC2351工作在标称3.3 V V CC 。 传输延迟在出厂时使用P0和P1引脚进行调整。工厂调整可确保零件到零件的偏斜最小化并保持在指定的窗口内。引脚P0和P1不适合客户使用,应连接到GND。 CDC2351M的特点是可在55°C至125°C的整个军用温度范围内工作。 特性 受控基线 一个装配/测试现场,一个制造现场 55°C至125°C的扩展温度性能 增强的减少制造源(DMS)支持 增强产品更改通知 资格谱系 用于时钟分配和时钟的低输出偏移,低脉冲偏移 - 生成应用 在3.3VV CC LVTTL兼容输入和输出下工作 支持混合模式信号操作(具有3.3VV CC的5V输入和输出电压) 将一个时钟输入分配给10个输出 输出具有内部串联阻尼电阻以减少传输线路效果 分布式V CC 和接地引脚降低开关噪声 最先进的EPIC-IIB ?? BiCMOS设计显着降低功耗 收缩小外形(DB)封装 符合JEDEC和行业标准的元件认证,确保在...
发表于 11-02 19:01 70次 阅读
CDC2351-EP 具有三态输出的增强型产品 1 线路至 10 线路时钟驱动器

CDCV304-EP 通用和 PCI-X 1:4 时钟缓冲器

CDCV304是一款高性能,低偏斜,通用PCI-X兼容型时钟缓冲器。它分配一个输入时钟信号(CLKIN)至输出时钟(1Y [0:3])。它专为与PCI-X应用一起使用而设计.CDCV304运行在3.3 V和2.5 V电源电压上,因此此器件与3.3-V PCI-X规范兼容。 CDCV304额定运行温度介于-40°C至105°C之间。 特性 通用且PCI-X 1:4时钟缓冲器 运行频率 0 MHz至200 MHz通用 低输出偏斜:&lt; 100 ps 分配一个时钟输入至一组四个输出 当输出使能引脚(OE)为低电平时,驱动输出的输出使能控制为低电平 由3.3-V或者2.5-V单电源供电运行 < li>符合PCI-X标准 8-引脚薄型小尺寸(TSSOP)封装 参数 与其它产品相比 时钟缓冲器   Additive RMS Jitter (Typ) (fs) Output Frequency (Max) (MHz) Input Level Number of Outputs Output Level VCC (V) VCC Out (V) Input Frequency (Max) (MHz) Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) Rating   var link = "zh_CN_folder_p_quick_...
发表于 11-02 19:00 64次 阅读
CDCV304-EP 通用和 PCI-X 1:4 时钟缓冲器

SE555M 精密定时器

这些器件是精密定时电路,能够产生精确的时间延迟或振荡。在延时或单稳态工作模式下,定时间隔由单个外部电阻和电容网络控制。在a-stable工作模式下,频率和占空比可以通过两个外部电阻和一个外部电容独立控制。 阈值和触发电平通常为三分之二和三分之一,分别为V CC 。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变高。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位(RESET)输入可以覆盖所有其他输入,并可用于启动新的时序周期。当RESET变为低电平时,触发器复位,输出变为低电平。当输出为低电平时,在放电(DISCH)和地之间提供低阻抗路径。 输出电路能够吸收或提供高达200 mA的电流。工作电压指定为5 V至15 V电源。使用5 V电源时,输出电平与TTL输入兼容。 特性 从微秒到小时的时间 稳定或单稳态操作 可调节占空比 TTL兼容输出可以接收或输出高达200 mA 在符合MIL-PRF-38535的产品上,除非另有说明,否则所有参数均经过测试。在所有其他产品上,生产加工不一定包括所有参数的测试。 参数 与其它产品相比 计时器   F...
发表于 11-02 19:00 455次 阅读
SE555M 精密定时器

SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

这个24位到48位的寄存器缓冲区设计用于2.3 V至2.7 VV CC 操作。 除LVCMOS复位(RESET)\输入外,所有输入均为SSTL_2。所有输出均为SSTL_2,Class II兼容。 SN74SSTV32852采用差分时钟(CLK和CLK \)工作。数据在CLK高电平和CLK电平低电平交叉点处注册。 该器件支持低功耗待机操作。当RESET \为低电平时,差分输入接收器被禁用,并且允许未驱动(浮动)数据,时钟和参考电压(V REF )输入。此外,当RESET \为低电平时,所有寄存器都会复位,所有输出都被强制为低电平。 LVCMOS RESET \输入始终必须保持在有效的逻辑高电平或低电平。 为确保在提供稳定时钟之前寄存器定义的输出,RESET \必须保持在低电平状态。加电。 特性 德州仪器广播公司的成员?系列 1对2输出支持堆叠DDR DIMM 支持SSTL_2数据输入 输出符合SSTL_2 II类规格 差分时钟(CLK和CLK \)输入 支持RESET \输入上的LVCMOS切换电平 RESET \输入禁用差分输入接收器,重置所有寄存器,并强制所有输出低 引脚分配优化DIMM PCB布局 每个DIMM需要一个设备 每个JE...
发表于 11-02 18:55 33次 阅读
SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...
发表于 09-19 16:35 170次 阅读
TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...
发表于 09-18 16:05 114次 阅读
TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器