0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Q2230+PLL实现的频率合成器

电子工程师 2018-03-17 11:13 次阅读

下图所示的是用Q2230激励锁相倍频系统实现的一个实际的频率合成器。系统时钟采用40 MHz,这样能输出DC~15 MHz、分辨率为0.01 Hz、电压峰一峰值为10 V的正弦波。谱纯度优于一70 dB,能输出DC~60 MHz的TTL信号,具有AM、FM、FSK、DPSK调制功能。



1. 40 MHz高稳定基准时钟

为了合成器输出信号的高质量,40 MHz时钟是用一个高稳定度5 MHz(优于l0-9/s)的恒温晶体振荡器,通过8倍频PLL系统获得的。其中PLL的VCO采用40 MHz晶体振荡器,以保证系统时钟有足够高的频谱纯度和频率稳定度。

2.微处理器控制系统

以8031为核心构成的微处理器控制系统包含键盘显示单元、串行通信口和CPU单元,实现调制控制电路(FM、FSK、DPSK)、幅度控制DAC、直流偏置、电平比较、输出切换诸电路以及面板功能和显示控制功能。

3.TTL比较器

TTL比较器A完成DC~15 MHz TTL电平输出。TTL比较器B获得的TTL电平反馈到CPU单元与电平比较DAC,得到正弦输出幅度的标准功能。

4. 15~60 MHz PLL系统

15~60 MHz是一个4倍频锁相系统,通过切换控制,在TTL输出口可获得DC~60 MHz的TTL信号。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 频率合成器
    +关注

    关注

    5

    文章

    199

    浏览量

    32152
  • Q2230
    +关注

    关注

    0

    文章

    2

    浏览量

    2274
收藏 人收藏

    评论

    相关推荐

    详解频率合成器高性能架构的实现

    要满足苛刻的频率合成器要求,通常需要做到一定程度的设计灵活性。基本的锁相环(PLL)频率合成器能以低成本、高空间效率、低功耗封装提供合理的频
    发表于 07-08 06:10

    基于DDS的频率合成器设计介绍

    直接数字频率合成(DDS)在过去十年受到了频率合成器设计工程师极大的欢迎,它被认为是一种具有低相位噪声和优良杂散性能的灵活的频率源,基于DD
    发表于 07-08 07:26

    如何利用FPGA设计PLL频率合成器

    。本文结合FPGA技术、锁相环技术、频率合成技术,设计出了一个整数/半整数频率合成器,能够方便地应用于锁相环教学中,有一定的实用价值。那么有谁知道具体该如何利用FPGA设计
    发表于 07-30 07:55

    什么是频率合成器

      频率合成器是利用一个或多个基准频率,通过各种技术途径产生一系列的离散频率信号的设备。这些频率的稳定度和精度均和基准
    发表于 08-19 19:18

    什么是PLL频率合成器?

    问:什么是PLL频率合成器?
    发表于 09-17 19:00

    如何采用DDS实现频率合成器的设计?

    本文将介绍DDS和PLL的工作原理,并结合一电台(工作频率2 MHz~500 MHz)的设计,给出DDS做参考的PLL频率合成器的设计方案。
    发表于 04-20 06:42

    DDS PLL短波频率合成器设计

    本文讨论了DDS+PLL 结构频率合成器硬件电路设计中需要考虑的几方面问题并给出了设计原则,依此原则我们设计了一套短波波段频率合成器,实验结
    发表于 09-07 16:07 34次下载

    采用PLL频率合成器电路图

    采用PLL频率合成器电路图
    发表于 07-20 11:38 1137次阅读
    采用<b class='flag-5'>PLL</b>的<b class='flag-5'>频率</b><b class='flag-5'>合成器</b>电路图

    基于DDS驱动PLL结构的宽带频率合成器的设计与实现

    结合数字式频率合成器(DDs)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分 辨率、低杂散、宽频段频率
    发表于 10-27 17:54 8次下载
    基于DDS驱动<b class='flag-5'>PLL</b>结构的宽带<b class='flag-5'>频率</b><b class='flag-5'>合成器</b>的设计与<b class='flag-5'>实现</b>

    UG-161:PLL频率合成器评估板

    UG-161:PLL频率合成器评估板
    发表于 03-20 09:54 6次下载
    UG-161:<b class='flag-5'>PLL</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>评估板

    ADF4107:PLL频率合成器数据表

    ADF4107:PLL频率合成器数据表
    发表于 04-14 09:44 8次下载
    ADF4107:<b class='flag-5'>PLL</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>数据表

    ADF4106:PLL频率合成器数据表

    ADF4106:PLL频率合成器数据表
    发表于 04-29 08:52 12次下载
    ADF4106:<b class='flag-5'>PLL</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>数据表

    ADF4108:PLL频率合成器数据表

    ADF4108:PLL频率合成器数据表
    发表于 05-19 18:23 13次下载
    ADF4108:<b class='flag-5'>PLL</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>数据表

    ADF4107 PLL频率合成器数据表

    ADF4107 PLL频率合成器数据表
    发表于 06-18 10:01 7次下载
    ADF4107 <b class='flag-5'>PLL</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>数据表

    pll频率合成器工作原理与pll频率合成器的原理图解释

    pll频率合成器工作原理与pll频率合成器的原理图解释 我们要搞清楚
    的头像 发表于 02-24 18:19 8715次阅读
    <b class='flag-5'>pll</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>工作原理与<b class='flag-5'>pll</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>的原理图解释