信号调理产品电路设计与寄存器配置

电子设计 2018-03-12 08:45 次阅读

在高速信号电路设计中,TI的信号调理产品被广泛使用。其中retimer类产品涉及到寄存器配置,因此相比较而言,它的使用最为复杂。本文将以DS125DF1610为例,具体讲解retimer类产品的电路设计与寄存器配置。

下图是DS125DF1610产品资料中的典型应用图。

硬件电路设计可以概括为四个关键部分:

1. 电源:TI的retimer产品供电方式都非常简单,一般只需2.5V单电源,像DS125DF111还可以支持单3.3V供电。从下表可以看到,retimer对电源噪声性能要求不高,通常情况下可以采用DC/DC电源方案,在供电管脚增加适当的滤波电容即可。

            

另外,电源选型时还需要注意功耗问题,在芯片资料中都会给出各种功能组合下的功耗,那么我们就可以根据实际应用计算出最大的功耗,作为电源方案选择的一个参考标准。

2. 时钟:外部参考时钟主要是给retimer内部VCO提供一个校准的参考,它只要求频率的精度在+/-100ppm范围之内即可,而对phase noise没有特别的要求。需要注意的是不同的retimer支持的时钟频率和电平有区别。像DS125DF1610可以支持25 MHz,125 MHz和312.5MHz的单端或差分输入,而大部分10G retimer,比如DS125DF111只支持25MHz的单端输入。设计时需要根据数据手册来进行选择。

  

3. AC耦合电容:高速信号传输通常需要做AC耦合,考虑到布板的方便性以及信号的完整性,TI部分retimer产品在芯片内部会集成该耦合电容,这个需要设计时从产品手册上去确认,避免遗漏或者重复添加。

4. I/O口耐压:如前面所讲,TI retimer一般都是2.5V单电源供电,因此需要注意它的I/O口耐压问题。为了方便与板上主控芯片的对接,retimer内部对I2C,RESET和INTERRUPT口做了特殊处理,都允许直接上拉到3.3V,这个可以从典型应用图上看到。而其他I/O口就需要注意不能超过电源供电电压。

高速信号电路设计还有一个非常重要的地方就是PCB layout,它直接影响信号传输中的性能。在layout时,我们需要注意:

信号、电源和地层的合理分配,信号尽可能的远离噪声源;

保持高速差分线的对称,以及阻抗控制在100Ω±5%以内;

避免差分线的剧烈弯折,使用45°或者曲线弯折;

保证不同差分线对间的skew匹配。

沿信号路径,避免参考平面的不连续而引起阻抗的变化,注意电流返回路径;

AC耦合电容最大选择0402封装,尽可能的保证走线宽度一致,尽量减少过孔数量;

选择的连接器要能满足最高速率性能要求。

在做电路设计时,只要注意到上面提到的这些地方,应该就可以保证芯片正常上电工作和传输链路上信号的性能,接下来我们需要做的是寄存器配置。需要注意,上电后系统最佳的配置顺序是先ASIC,后retimer。这是因为如果retimer先于ASIC 配置,那么这时ASIC高速I/O口发送的数据不稳定,而retimer只要检测到有信号后,就会尝试去锁定,此时自适应出来的参数就不是最优的。

下面还是以DS125DF1610为例,假设外部采用125MHz的参考时钟,系统需要兼容12.5Gbps和6.25Gbps速率,下表就是我们常用到的配置流程。

在讲解retimer配置的具体步骤之前,需要了解什么是掩码方式写入。因为在配置寄存器时,只能对需要配置的bit位进行修改,而其他bit位要保持默认值不变。

以step 2为例,需要对寄存器0x02进行掩码为0x60的写入操作,写入值为0x20。首先,掩码0x60展开后只有bit 5和6为1,也就是说我们只能修改寄存器0x02的bit 5和6,写入的值为数据0x20相对应的bit位值,而寄存器其他bit位要保持出厂默认值不变。

下面将详细说明每步配置的作用。

Step 1:retimer内部寄存器一般分成两类:shared寄存器和channel寄存器。像retimer的一些全局信息,比如chip ID,外部参考时钟的选择等等都在shared寄存器里。因此在配置之前,要清楚将要操作的是哪类寄存器。寄存器0xFF的bit 0就是进行选择。

Step 2:在step 1中已经选定操作的是shared寄存器,所以接下来对0x02寄存器的操作就是选择外部参考时钟,根据datasheet给出的值选中即可。

Step 3~5:一般shared寄存器需要操作的就是选择参考时钟,其它的配置都在channel寄存器中。首先Step 3选中channel寄存器,step 4和5选择哪些channel将同时被修改。如果所有channel采用相同配置,最简便的方法就是将0xFF的bit 1置为1,那么将会以广播的方式修改所有通道,而不用再去配置channel选择寄存器。

Step 6:配置channel寄存器前,将CDR置于复位状态,以保证配置没有完成之前,retimer不会尝试去锁定。

Step 7:CDR锁定速率有两种配置方式。如果系统速率是常见的标准速率,比如下表中列举的值,那么我们直接选择相应的寄存器值即可。但如果不是标准速率,比如11.3Gbps,那么我们就需要采用手动计算VCO工作频率,具体步骤可以参考DS125DF1610产品资料的8.3.2章节。

Step 8:根据CDR锁定时CTLE和DFE自适应算法的区别,通常有四种工作模式可选。如下表,可以根据调试情况,通过寄存器0x31选择其中一种。

四种模式具体区别如下:

Mode 0:手动模式,CTLE和DFE均需要手动设置;

Mode 1:CTLE自适应,而DFE需要手动设置;

Mode 2:CTLE首先自适应到一个最优的设置,然后DFE再自适应调整;

Mode 3:CTLE首先自适应到一个最低要求的水平,然后DFE自适应到最佳设置,最后CTLE再重新自适应到最佳的水平。

Step 9:根据上一步选择的工作模式确定是否需要使能DFE。

Step 10~15:高速接口都是只有接收侧参数可以自适应,发送侧参数需要手动设置。Step 10到15就是用于配置retimer发送信号幅度,加重和FIR滤波器

Step 16:释放CDR复位。

通常情况下,完成上面的配置后,retimer就可以正常锁定工作。如果测试中链路上有误码的话,则需要根据实际情况去优化各个参数。

收藏 人收藏
分享:

评论

相关推荐

请帮助使用LSM330D

我正在尝试使用I2C获取陀螺仪原始数据。 DEN_G连接到MCU的GPIO,我将寄存器设置为使用电平触发模式。我认为I2C从...

发表于 12-12 16:24 10次 阅读
请帮助使用LSM330D

p33FJ128MC804 bootloader不起作用

我有极简代码:配置TIS和我只有LED闪烁。当我有配置寄存器:FBS-引导段可以写(或写保护)和标准安全,我的代码是好的,...

发表于 12-12 15:09 13次 阅读
p33FJ128MC804 bootloader不起作用

MCP4351怎么用作电位计

我使用MCP4351锅,并且需要以这样的方式配置,它应该给予一定的增益值。我在数据选择和序列混乱,通过SPI传输。请给出选择...

发表于 12-12 15:04 17次 阅读
MCP4351怎么用作电位计

初始化错误写入寄存器

你好!我使用的是DSPIC33 EP32 MC502-I/SO。有时,在重置时,一些寄存器(例如IEC0)没有被正确地写入。我确信这...

发表于 12-12 15:02 14次 阅读
初始化错误写入寄存器

SST25VF080B似乎卡在BUSY中,写入和擦除将不再起作用

你好,专家,我很难擦除/写入我的SPI闪存设备SST25VF080B。我做了以下测试:1。上电。2。初始化SPI 3。读状态寄存器...

发表于 12-12 15:02 11次 阅读
SST25VF080B似乎卡在BUSY中,写入和擦除将不再起作用

请问如何在CCS6.0中调试28035CLA

大家好:         如题,编写了28035的CLA程序,编译没有问题,但是对于如何在CCS中调试不...

发表于 12-12 11:20 29次 阅读
请问如何在CCS6.0中调试28035CLA

请问stm32两个定时器怎么同步启动计数

我想用TIM2和TIM15做同步启动计数,请问哪位有没有做过?我怎么用寄存器的方式启动TIM2后再启动TIM15,中间还是有17...

发表于 12-12 08:48 94次 阅读
请问stm32两个定时器怎么同步启动计数

ATmega8535低功耗8位CMOS微控制器的数据手册免费下载

ATmega8535是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集....

发表于 12-12 08:00 12次 阅读
ATmega8535低功耗8位CMOS微控制器的数据手册免费下载

ATmega8515低功耗8位CMOS微控制器的数据手册免费下载

ATmega8515是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集....

发表于 12-12 08:00 12次 阅读
ATmega8515低功耗8位CMOS微控制器的数据手册免费下载

ATmega161低功耗CMOS的8位单片机的数据手册免费下载

ATmega161 是一款基于 AVR RISC 的低功耗 CMOS 的 8 位单片机。通过在一个时....

发表于 12-12 08:00 13次 阅读
ATmega161低功耗CMOS的8位单片机的数据手册免费下载

ATtiny28 2K字节闪存的微控制器的数据和应用手册免费下载

ATtiny28是基于AVR RISC架构的低功耗CMOS 8位微控制器。通过在单个时钟周期中执行强....

发表于 12-12 08:00 15次 阅读
ATtiny28 2K字节闪存的微控制器的数据和应用手册免费下载

Linux教程之Linux如何进行进程创建

这是一个经典的操作系统问题:进程是什么?相信很多人可以回答出来:进程就是一个运行中的程序实体。回答得....

发表于 12-11 17:33 21次 阅读
Linux教程之Linux如何进行进程创建

如何用I2C读出寄存器?

你好! 我想用我的PSoC 4S先锋套件读出I2C芯片的ID号(TCS32 72)。所以我还是不太熟悉I2C总线和PSoC控制器。希...

发表于 12-11 14:57 85次 阅读
如何用I2C读出寄存器?

请问9914的syn_clk与控制如何说明采用的串口通讯没有问题?

1、请问,如果能够控制CFR2的“syn_clk使能",可观察到芯片的syn_clk管脚,是否能够说明我采用的串口通讯没有问题? 2、采用...

发表于 12-11 09:18 91次 阅读
请问9914的syn_clk与控制如何说明采用的串口通讯没有问题?

STM32L051串口波特率数值不对

最近一个项目需要低功耗,所以我选用了低功耗的L051系列,但是用STM32cubeMX生成了工程之后调试串口的时候串口波特率数值不...

发表于 12-11 08:45 144次 阅读
STM32L051串口波特率数值不对

ATtiny2313低功耗8位CMOS微控制器数据手册免费下载

ATtiny2313是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集....

发表于 12-11 08:00 17次 阅读
ATtiny2313低功耗8位CMOS微控制器数据手册免费下载

UCOS-III教程之UCOS-III的常用资料整理合集免费下载

本文档的主要内容详细介绍的是UCOS-III教程之UCOS-III的常用资料整理合集免费下载。任务堆....

发表于 12-10 17:16 26次 阅读
UCOS-III教程之UCOS-III的常用资料整理合集免费下载

STC单片机常用特殊功能寄存器速查STC SFR2正式版软件工具免费下载

本文档的主要内容详细介绍的是STC单片机常用特殊功能寄存器速查STC SFR2正式版软件工具免费下载....

发表于 12-10 08:00 13次 阅读
STC单片机常用特殊功能寄存器速查STC SFR2正式版软件工具免费下载

SPI总线协议和SPI时序图的详细资料讲解

SPI,是英语 Serial Peripheral Interface 的缩写,顾名思义就是串行外围....

发表于 12-10 08:00 43次 阅读
SPI总线协议和SPI时序图的详细资料讲解

分频器的设计-奇偶分频

缺点:当分频倍数很大时,需要的寄存器也是倍增。当然你也可以采用复用的方式去减少所需寄存器数目,例如,....

的头像 电子发烧友网工程师 发表于 12-08 10:40 311次 阅读
分频器的设计-奇偶分频

如何使用二维时变符号混沌系统进行流密码算法的设计资料概述

本文研究了一类二维时变广义符号动力系统的混沌性,给出了一种特殊混沌系统的构造实例,并对其混沌解序列进....

发表于 12-07 10:51 26次 阅读
如何使用二维时变符号混沌系统进行流密码算法的设计资料概述

BLDC驱动器485通讯的接线方法及配置的资料说明

此用法通过485通讯实现对电机的控制操作。485通讯控制的接法如图 4.57所示。485主站(主站可....

发表于 12-06 10:15 36次 阅读
BLDC驱动器485通讯的接线方法及配置的资料说明

STM32单片机GPIO寄存器的功能解析

对于GPIO端口,每个端口有16个引脚,每个引脚的模式由寄存器的四个位控制,每四位又分为两位控制引脚....

发表于 12-04 14:54 126次 阅读
STM32单片机GPIO寄存器的功能解析

STC单片机扩展P4口应用的介绍

对于PQFP-44和PLCC-44封装的STC89系列单片机增加了,4个I/O口P4口,P4口在特殊....

发表于 11-29 11:47 51次 阅读
STC单片机扩展P4口应用的介绍

探讨单片机的寻址方式

AT89C51单片机能直接认识和执行的机器指令有255条,有7种寻址方式,即立即寻址、直接寻址、寄存....

的头像 贸泽电子设计圈 发表于 11-28 11:09 553次 阅读
探讨单片机的寻址方式

马维尔SMI注册访问应用程序安装和用户指南资料免费下载

奇迹SMI寄存器访问GUI应用程序软件提供了允许用户访问的解决方案某些马维尔产品的内部寄存器。该软件....

发表于 11-28 08:00 28次 阅读
马维尔SMI注册访问应用程序安装和用户指南资料免费下载

MSP430G2x32和MSP430G2x02系列混合信号微控制器的数据手册免费下载

德州仪器MSP430系列超低功耗微控制器由若干设备组成,这些设备具有针对各种应用的不同外围设备。结合....

发表于 11-28 08:00 54次 阅读
MSP430G2x32和MSP430G2x02系列混合信号微控制器的数据手册免费下载

STM32开发板教程之STM32开发指南免费下载

本开发指南将由浅入深,带领大家进入 STM32 的世界。本指南总共分为三篇:1,硬件篇,主要介绍本指....

发表于 11-28 08:00 81次 阅读
STM32开发板教程之STM32开发指南免费下载

单片机指令的执行过程解析

一般计算机进行工作时,首先要通过外部设备把程序和数据通过输入接口电路和数据总线送入到存储器,然后逐条....

发表于 11-27 16:57 119次 阅读
单片机指令的执行过程解析

如何系统地入门学习stm32

不要去学STM32。我不是说STM32不好,而是这种为了学习单片机而去学习单片机的思路不对。

的头像 玩转单片机 发表于 11-23 09:02 426次 阅读
如何系统地入门学习stm32

51单片机的SCON寄存器与C程序解析

SCON寄存器是51单片机一个可寻址的专用寄存器,用于串行数据通信的控制,其字节地址为:98H,位地....

发表于 11-22 16:15 151次 阅读
51单片机的SCON寄存器与C程序解析

51单片机寄存器寻址的方法

1、4个工作寄存器组共有32个通用寄存器,但在指令中只能使用当前寄存器组(工作寄存器组的选择在前面专....

发表于 11-22 15:46 103次 阅读
51单片机寄存器寻址的方法

SN54HC573A和SN74HC573A八进制转移D型锁存器的数据手册免费下载

这些八进制透明D型锁存器具有专门设计用于驱动高电容性或相对低阻抗负载的三态输出。它们特别适合于实现缓....

发表于 11-22 08:00 45次 阅读
SN54HC573A和SN74HC573A八进制转移D型锁存器的数据手册免费下载

MPU-60X0寄存器数据手册中文版V4.0免费下载

本文档的主要内容详细介绍的是MPU-60X0寄存器数据手册中文版V4.0免费下载。

发表于 11-21 08:00 38次 阅读
MPU-60X0寄存器数据手册中文版V4.0免费下载

51单片机教程之原理开始到汇编的详细教程免费下载

很多电子爱好者,都想学习单片机这门技术。下面的这一系列教程是专门为初学者入门而准备的,基于汇编语言,....

发表于 11-20 17:28 92次 阅读
51单片机教程之原理开始到汇编的详细教程免费下载

JZ1501用户编程手册的详细资料免费下载

本资料有数据、图、表、程序、算法以及其它应用电路的例子,是在自定义的测试评价条件下的结果推荐,不是所....

发表于 11-20 17:28 54次 阅读
JZ1501用户编程手册的详细资料免费下载

51单片机的学习经验总结

单片机就是一款自动控制的芯片。注意,是芯片,你做的工作就是如何编程来是这款芯片工作,是这款芯片在规定....

发表于 11-20 15:37 169次 阅读
51单片机的学习经验总结

最新版英特尔® SoC FPGA 嵌入式开发套件(SoC EDS)全面的工具套件

使用内置于英特尔® SoC FPGA 开发套件(也可以用作外部 JTAG 调试线缆)的英特尔® FP....

的头像 电子发烧友网工程师 发表于 11-20 09:34 413次 阅读
最新版英特尔® SoC FPGA 嵌入式开发套件(SoC EDS)全面的工具套件

STM32定时器所支持的三种计数模式及计数过程

我们先不管合不合适,看看为什么会这样。最后发生溢出时计数器的值不等于ARR吗?结合上面图形,不难看出....

的头像 ST MCU 信息交流 发表于 11-19 19:18 1001次 阅读
STM32定时器所支持的三种计数模式及计数过程

单片机系统开发设计的七大规则

单片机的能力的关键就在软件设计者编写的软件上。只有充分地了解到单片机的能力,才不会做出“冗余”的系统....

发表于 11-19 15:35 122次 阅读
单片机系统开发设计的七大规则

Xilinx FPGA的复位:全局复位并不是好的处理方式

通常情况下,复位信号的异步释放,没有办法保证所有的触发器都能在同一时间内释放。触发器在A时刻接收到复....

的头像 电子发烧友网工程师 发表于 11-19 10:34 479次 阅读
Xilinx FPGA的复位:全局复位并不是好的处理方式

一种基于FPGA的高性能DNN加速器自动生成方案

可是,设计一个基于FPGA的高性能DNN推理加速器还是充满了困难,它需要寄存器传输级(RTL)编程技....

的头像 新智元 发表于 11-16 10:39 329次 阅读
一种基于FPGA的高性能DNN加速器自动生成方案

AT25320B和AT25640B的数据手册免费下载

Atmel∈AT25320B/640B提供32768-/65536位的串行电层可编程只读存储器(EE....

发表于 11-15 10:28 55次 阅读
AT25320B和AT25640B的数据手册免费下载

ATtiny24和ATtiny44及ATtiny84的数据手册免费下载

AVR内核结合了丰富的指令集和32个通用工作寄存器。所有32个寄存器都直接连接到算术逻辑单元(ALU....

发表于 11-15 10:28 48次 阅读
ATtiny24和ATtiny44及ATtiny84的数据手册免费下载

74HC595系列8位串行输入并行输出的位移寄存器的数据手册免费下载

74HC/HCT595是高速硅栅CMOS器件,与低功耗肖特基TTL(LSTTL)引脚兼容。它们符合J....

发表于 11-13 08:00 62次 阅读
74HC595系列8位串行输入并行输出的位移寄存器的数据手册免费下载

基于LPC1788的SSP1引脚的正确使用方法及注意事项

在学习过程中,发现一点容易被忽视而又很严重的问题---那就是关于SSP1的引脚使用P0[7]-P0[....

发表于 11-12 16:16 122次 阅读
基于LPC1788的SSP1引脚的正确使用方法及注意事项

FC系列PLC与MCGS通讯的详细资料说明

本说明用于描述使用 MCGS 操作和读写信捷 FC 系列 PLC 设备的各种寄存器的数据或状态。使用....

发表于 11-12 08:00 86次 阅读
FC系列PLC与MCGS通讯的详细资料说明

基于ARM单片机中的部分寄存器地址为什么会相差4

计算机、单片机都是以字节为单位进行存储的。这里的4就是4个字节的意思。上面列举的LPC1114是AR....

发表于 11-09 15:36 73次 阅读
基于ARM单片机中的部分寄存器地址为什么会相差4

STM32单片机UART发送配置的步骤及方法

字符发送的过程描述:在UART的发送过程中先将数据输入到发送数据寄存器中(TDR)此时(TXE)被硬....

发表于 11-08 16:59 164次 阅读
STM32单片机UART发送配置的步骤及方法

MCS-51串行接口的SCON寄存器与PCON寄存器解析

串行口控制寄存器SCON 位:SM0 SM1 SM2 REN TB8 RB8 TI RI ....

发表于 11-08 16:21 103次 阅读
MCS-51串行接口的SCON寄存器与PCON寄存器解析

MCS-51单片机寄存器TMOD的工作选择方式解析

GATE为1时,定时器的计数受外部引脚输入电平的控制(INT0控制T0的运行,INT1控制T1的运行....

发表于 11-07 16:39 199次 阅读
MCS-51单片机寄存器TMOD的工作选择方式解析

基于STM32F4单片机USART寄存器控制的设计

USART又叫通用同步异步收发器,塔提供了一种灵活的方法与工业使用标准NRZ异步春航数据格式的外部设....

发表于 11-07 16:30 106次 阅读
基于STM32F4单片机USART寄存器控制的设计

降低布线延迟的另一流程

这两个选项可帮助降低控制集。但这两个选项不能与-directive同时使用,所以如果是工程模式下,可....

的头像 电子发烧友网工程师 发表于 11-07 11:11 356次 阅读
降低布线延迟的另一流程

如何系统地入门学习stm32?老司机筒子们有自己的看法

arm 官方也开始推这种通用库了。而此时st发现一剑走天涯的方法的确有很多弊端,开始了stmcube....

的头像 嵌入式资讯精选 发表于 11-06 17:07 748次 阅读
如何系统地入门学习stm32?老司机筒子们有自己的看法

PIC单片机选用存储体0或1的方法

PIC单片机中级产品PIC16C6X的数据存储器通常分为两个存储体,即存储体0(Bank0)和存储体....

发表于 11-06 15:50 99次 阅读
PIC单片机选用存储体0或1的方法

M54HC164和M74HC164高速CMOS 8位SIPO移位寄存器的数据手册免费下载

M54/7HC164是一种高速CMOS 8位SIPO移位寄存器,用硅GATEC2MOST技术制作。它....

发表于 11-05 17:35 41次 阅读
M54HC164和M74HC164高速CMOS 8位SIPO移位寄存器的数据手册免费下载

51单片机的内部组成及应用原理解析

STC89C52:8KFLASH、512字节RAM、32个IO口、3个定时器、1个UART、8个中断....

发表于 11-05 15:22 151次 阅读
51单片机的内部组成及应用原理解析

TC58NVG3S0F NAND可擦除可编程只读存储器的用户手册免费下载

TC58NVG3S0F是单个3.3V8Gbit(9076473856位)的NAND可擦除可编程只读存....

发表于 11-05 08:00 43次 阅读
TC58NVG3S0F NAND可擦除可编程只读存储器的用户手册免费下载

基于S3C2440A定时器的正确使用方法

定时器0和1共用一个8位预分频器,定时器2、3和4共用另外的8位预分频器。每个定时器都有一个可以生成....

发表于 11-02 16:03 85次 阅读
基于S3C2440A定时器的正确使用方法

多角度讲解高精度SAR ADC的抗混叠滤波考虑因素

理想情况下,与ADC相关的滤波器,特别是那些负责解决频谱混叠问题的滤波器,相比其精度,其幅度响应带宽....

的头像 亚德诺半导体 发表于 11-02 11:40 624次 阅读
多角度讲解高精度SAR ADC的抗混叠滤波考虑因素

SN74ALVCH16841 具有三态输出的 20 位总线接口 D 类锁存器

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VVCC操作。< /p> SN74ALVCH16841具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器,单向总线驱动器和工作寄存器。 SN74ALVCH16841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入,并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16841的工作温...

发表于 10-11 16:06 2次 阅读
SN74ALVCH16841 具有三态输出的 20 位总线接口 D 类锁存器

SN74LVTH16373 具有三态输出的 3.3V ABT 16 位透明 D 类锁存器

'LVTH16373器件是16位透明D型锁存器,具有3态输出,设计用于低压(3.3V)VCC操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。 OE不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 这些器件完全...

发表于 10-11 15:53 2次 阅读
SN74LVTH16373 具有三态输出的 3.3V ABT 16 位透明 D 类锁存器

SN74ALVCH16823 具有三态输出的 18 位总线接口触发器

这个18位总线接口触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16823具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 SN74ALVCH16823可用作两个9位触发器或一个18-位触发器。当时钟使能(CLKEN)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN置为高电平会禁用时钟缓冲区,从而锁存输出。将清除(> CLR)输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(< span style =“text-decoration:overline”> OE )输入可用于将九个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 输出使能(OE)输入不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定...

发表于 10-11 15:12 6次 阅读
SN74ALVCH16823 具有三态输出的 18 位总线接口触发器

SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...

发表于 10-11 15:07 13次 阅读
SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...

发表于 10-11 14:49 2次 阅读
SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...

发表于 10-11 11:46 2次 阅读
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...

发表于 10-11 11:32 2次 阅读
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...

发表于 10-11 11:28 2次 阅读
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...

发表于 10-11 11:08 6次 阅读
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...

发表于 10-11 11:06 2次 阅读
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...

发表于 10-11 11:02 4次 阅读
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...

发表于 10-11 11:00 4次 阅读
SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

发表于 10-11 10:51 4次 阅读
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ABT162823A 具有三态输出的 18 位总线接口触发器

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...

发表于 10-11 10:48 13次 阅读
SN74ABT162823A 具有三态输出的 18 位总线接口触发器

SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...

发表于 10-11 10:45 0次 阅读
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...

发表于 10-11 10:43 4次 阅读
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...

发表于 10-11 10:35 2次 阅读
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...

发表于 10-11 10:31 4次 阅读
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

SN74ABTH16823 具有三态输出的 18 位总线接口触发器

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

发表于 10-10 17:15 11次 阅读
SN74ABTH16823 具有三态输出的 18 位总线接口触发器

SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...

发表于 10-10 16:23 12次 阅读
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器