侵权投诉

详解DDR布线最简规则与过程

2018-03-12 08:36 次阅读

多年前,无线时代(Beamsky)发布了一篇文章关于DDR布线指导的一篇文章,当时在网络上很受欢迎,有很多同行参与了转载。如今看来,那篇文章写得不够好,逻辑性不强,可操作性也不强。

在近几年的硬件产品开发中,本人总结出了一套DDR布线方法,具有高度的可行性,于是本人再次编写一份这样的文章,除了讲述DDR布线规则,还想讲述一下布线过程,采用本人的布线过程可以少走很多弯路。本文即将讲到的所有方法,无线时代(Beamsky)都经过实际检验

DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规则与过程。

如果不是特别说明,每个步骤中的方法同时适用于DDR1,DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。

第一步,确定拓补结构(仅在多片DDR芯片时有用)

首先要确定DDR的拓补结构,一句话,DDR1/2采用星形结构,DDR3采用菊花链结构。

拓补结构只影响地址线的走线方式,不影响数据线。以下是示意图。

星形拓补就是地址线走到两片DDR中间再向两片DDR分别走线,菊花链就是用地址线把两片DDR“串起来”,就像羊肉串,每个DDR都是羊肉串上的一块肉,哈哈,开个玩笑。

第二步,元器件摆放

确定了DDR的拓补结构,就可以进行元器件的摆放,有以下几个原则需要遵守:

原则一,考虑拓补结构,仔细查看CPU地址线的位置,使得地址线有利于相应的拓补结构

原则二,地址线上的匹配电阻靠近CPU

原则三,数据线上的匹配电阻靠近DDR

原则四,将DDR芯片摆放并旋转,使得DDR数据线尽量短,也就是,DDR芯片的数据引脚靠近CPU

原则五,如果有VTT端接电阻,将其摆放在地址线可以走到的最远的位置。一般来说,DDR2不需要VTT端接电阻,只有少数CPU需要;DDR3都需要VTT端接电阻。

原则六,DDR芯片的去耦电容放在靠近DDR芯片相应的引脚。

以下是DDR2的元器件摆放示意图(未包括去耦电容),可以很容易看出,地址线可以走到两颗芯片中间然后向两边分,很容易实现星形拓补,同时,数据线会很短。

以下是带有VTT端接电阻的DDR2元器件摆放示意图,在这个例子中,没有串联匹配电阻,VTT端接电阻摆放在了地址线可以到达的最远距离。

以下是DDR3元器件摆放示意图,请注意,这里使用的CPU支持双通道DDR3,所以看到有四片(参考设计是8片)DDR3,其实是每两个组成一个通道,地址线沿着图中绿色的走线传递,实现了菊花链拓补。

地址线上的VTT端接电阻摆放在了地址线可以到达的最远的地方。同样地,数据线上的端接电阻也放置在了靠近DDR3芯片的位置,数据线到达CPU的距离很短。同时,可以看到,去耦电容放置在了很靠近DDR3相应电源引脚的地方。

第三步,设置串联匹配电阻的仿真模型

摆放完元器件,建议设置串联匹配电阻的仿真模型,这样对于后续的布线规则的设置是有好处的。

点击AnalyzeSI/EMI SimModel Assignment,如下图。

然后会出来Model Assignment的界面,如下图:

然后点击需要设置模型的器件,通常就是串联匹配电阻,分配或创建合适的仿真的模型,如果不知道如何创建,请在互联网上搜索或发邮件给无线时代(Beamsky)。

分配好仿真模型之后的网络,使用Show Element命令,可以看到相关的XNET属性,如下图:

第四步,设置线宽线距

1. DDR走线线宽与阻抗控制密切相关,经常可以看到很多同行做阻抗控制。对于纯数字电路,完全有条件针对高速线做单端阻抗控制;但对于混合电路,包含高速数字电路与射频电路,射频电路比数字电路要重要的多,必须对射频信号做50欧姆阻抗控制,同时射频走线不可能太细,否则会引起较大的损耗,所以在混合电路中,本人往往舍弃数字电路的阻抗控制。到目前为止,本人设计的混合电路产品中,最高规格的DDR是DDR2-800,未作阻抗控制,工作一切正常。

2. DDR的供电走线,建议8mil以上,在Allegro可以针对一类线进行物理参数的同意设定,我本人喜欢建立PWR-10MIL的约束条件,并为所有电源网络分配这一约束条件,如下图。

3. 线距部分主要考虑两方面,一是线-线间距,建议采用2W原则,即线间距是2倍线宽,3W很难满足;二是线-Shape间距,同样建议采用2W原则。对于线间距,也可以在Allegro中建立一种约束条件,为所有DDR走线(XNET)分配这样的约束条件,如下图:

4. 还有一种可能需要的规则,就是区域规则。Allegro中默认的线宽线距都是5mil,在CPU引脚比较密集的时候,这样的规则是无法满足的,这就需要在CPU或DDR芯片周围设定允许小间距,小线宽的区域规则,如下图:

第五步,走线

走线就需要注意的内容比较多,这里只做少许说明。

所有走线尽量短

走线不能有锐角

尽量少打过孔

保证所有走线有完整的参考面,地平面或这电源平面都可以,对于交变信号,地与电源平面是等电位的

尽量避免过孔将参考面打破,不过这在实际中很难做到

走完地址线和数据后,务必将DDR芯片的电源脚,接地脚,去耦电容的电源脚,接地脚全部走完,否则在后面绕等长时会很麻烦的

下图是完成的DDR走线,但尚未绕等长:

第六步,设置等长规则

对于数据线,DDR1/2与DDR3的规则是一致的:每个BYTE与各自的DQS,DQM等长,即DQ0:7与DQS0,DQM。等长,DQ8:15与DQS1,DQM1等长,以此类推。

DDR2数据线等长规则举例

DDR3数据线等长规则举例

地址线方面的等长,要特别注意,DDR1/2与DDR是很不一样的。

对于DDR1/2,需要设定每条地址到达同一片DDR的距离保持等长,如下图:

对于DDR3,地址线的等长往往需要过孔来配合,具体的规则均绑定在过孔上和VTT端接电阻上,如下图。可以看到,CPU的地址线到达过孔的距离等长,过孔到达VTT端接电阻的距离也等长。

补充一点,很多时候,地址线的等长要求不严格,这一点我还没有尝试过。在本人设计的这些产品中,地址线,数据线都做了25mil的Relative Propagation Delay的等长规则设定。关于等长规则设定的细节在这里不再赘述,有兴趣的话,可以发邮件给无线时代(Beamsky)。

第七步,绕等长

完成等长规则的设定后,最后一步也是工作量最大的一步:绕等长。

在这一步,我认为只有一点规则需要注意:尽量采用3倍线宽,45度角绕等长,如下图:

绕等长完成后,最好把DDR相关网络锁定,以免误动。

到这里,DDR走线就已经完成了,在本人设计过的三,四十种产品中,都是按照上面的规则与过程完成的,DDR2最高规格是DDR2-800,512MB,DDR3最高规格是DDR3-1600,1GB,都可以很稳定的工作,无论性能还是可靠性,都未曾出过问题。

原文标题:DDR布线最简规则与过程,很全很专业!

文章出处:【微信号:edn-china,微信公众号:EDN电子技术设计】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

智慧赋能新基建,飞腾携全新产品亮相2020中国电子信息博览会

2020年8月14日至16日,由工业和信息化部联合深圳市人民政府共同主办的第八届中国电子信息博览会 ....
发表于 08-15 21:33 108次 阅读
智慧赋能新基建,飞腾携全新产品亮相2020中国电子信息博览会

英特尔的Tiger Lake SoC有哪些特点

本文将对英特尔 Tiger Lake SoC予以介绍,如果你想对它的具体情况一探究竟,或者想要增进对....
的头像 Wildesbeast 发表于 08-15 11:25 241次 阅读
英特尔的Tiger Lake SoC有哪些特点

为什么国产系统都是基于Linux内核

当我还是个孩子的时候,我在一个小镇上生活,从来没有看过计算机,那时的计算机和智能手机并不常见。 我记....
的头像 Wildesbeast 发表于 08-15 11:25 179次 阅读
为什么国产系统都是基于Linux内核

嵌入式Linux驱动程序的开发要点有哪些

字符设备与块设备的主要区别是:在对字符设备发出读/写请求时,实际的硬件I/O一般紧接着发生。块设备则....
的头像 Wildesbeast 发表于 08-15 10:51 179次 阅读
嵌入式Linux驱动程序的开发要点有哪些

基于全新Willow Cove CPU 核心 技术

经过多年对 FinFET 晶体管技术的改进,Intel 正在重新定义该技术。据介绍,10nm Sup....
的头像 lhl545545 发表于 08-15 10:20 311次 阅读
基于全新Willow Cove CPU 核心 技术

SuperFin晶体管技术加持,新一代英特尔10nm工艺和六大技术战略亮相

8月13日,在2020年架构日上,英特尔六大技术支柱持续创新,揭秘Willow Cove,Tiger....
的头像 章鹰 发表于 08-14 18:52 1070次 阅读
SuperFin晶体管技术加持,新一代英特尔10nm工艺和六大技术战略亮相

缓存系统的三座大山

基于机械磁盘或SSD的数据库系统,一般来说读写的速度远慢于内存,因此单纯磁盘介质的数据库无法支撑很高....
的头像 Linux爱好者 发表于 08-14 17:00 129次 阅读
缓存系统的三座大山

多个线程为了同个资源打起架来了,该如何让他们安分?

如果一个程序只有一个执行流程,也代表它是单线程的。当然一个程序可以有多个执行流程,也就是所谓的多线程....
的头像 Linux爱好者 发表于 08-14 16:48 85次 阅读
多个线程为了同个资源打起架来了,该如何让他们安分?

USR-G808双4G无线工业路由器的数据手册免费下载

USR-G808 是一款双4G 无线工业路由器,提供了一种用户通过WIFI 或是网口接入4G 网络的....
发表于 08-14 15:54 15次 阅读
USR-G808双4G无线工业路由器的数据手册免费下载

英特尔发布10nm SuperFin新技术

Tiger Lake将在关键计算矢量方面提供智能性能和突破性进展。Tiger Lake是第一个SoC....
的头像 lhl545545 发表于 08-14 15:12 155次 阅读
英特尔发布10nm SuperFin新技术

厂区人员身份识别系统的应用优势和设计方案

厂区内希望建立统一的“人员安全身份识别信息平台”,发行统一的非接触CPU卡,员工持卡可在厂区内刷卡实....
发表于 08-14 10:45 43次 阅读
厂区人员身份识别系统的应用优势和设计方案

英伟达超越英特尔成为美国市值最高的芯片制造商

而经过数年发展的英伟达,在GPU领域有着绝对的优势。近期举办的英伟达GTC大会就是一个显然的例证。在....
的头像 我快闭嘴 发表于 08-14 10:16 823次 阅读
英伟达超越英特尔成为美国市值最高的芯片制造商

英特尔2020年底将推出首款采用10nm工艺制造至强处理器

6月中旬,Intel发布了代号Cooper Lake的第三代至强扩展处理器,还是14nm工艺,最多2....
的头像 如意 发表于 08-14 09:53 408次 阅读
英特尔2020年底将推出首款采用10nm工艺制造至强处理器

DDR常见问题有哪些如何解决?

DDR常见问题: 1. 时序不正确,通常表现为访问一个地址,导致其它地址数据改变,在CCS memory window里refresh,数据没有...
发表于 08-14 08:59 0次 阅读
DDR常见问题有哪些如何解决?

西门子SIMATIC工程工具S7-PLCSIM的操作手册免费下载

S7-PLCSIM 中,您可以在仿真可编程逻辑控制器 (PLC) 中执行以及测试您的 STEP 7 ....
发表于 08-14 08:00 24次 阅读
西门子SIMATIC工程工具S7-PLCSIM的操作手册免费下载

Spark优化:小文件合并的步骤

我们知道,大部分Spark计算都是在内存中完成的,所以Spark的瓶颈一般来自于集群(standal....
的头像 如意 发表于 08-13 17:53 289次 阅读
Spark优化:小文件合并的步骤

如何使用CPU配置FPGA的详细资料说明

目前很多产品都广泛用了FPGA ,虽然品种不同, 但编程方式几乎都一样: 利用专用的EPROM 对F....
发表于 08-13 17:43 37次 阅读
如何使用CPU配置FPGA的详细资料说明

如何使用FPGA总结设计CPU和计算机

为了让更多的人能够迅速掌握用FPGA自己设计CPU 和制作计算机的方法, 推动我国计算机科学向深层次....
发表于 08-13 17:43 41次 阅读
如何使用FPGA总结设计CPU和计算机

英特尔开发专用于HPC超算的高性能Linux变种,由超过200个机柜组成

Intel不仅是最大的CPU公司,还是全球最大的软件公司之一,10万员工中有1.5万都是软件工程师。....
的头像 牵手一起梦 发表于 08-13 17:28 229次 阅读
英特尔开发专用于HPC超算的高性能Linux变种,由超过200个机柜组成

余承东做了《扎扎实实 赢取下一个时代》的主题演讲

Mate 40 会搭载华为自研的麒麟 9000 处理器,没有延续过去的命名规则,去年麒麟旗舰 SoC....
的头像 传感器技术 发表于 08-13 16:31 216次 阅读
余承东做了《扎扎实实 赢取下一个时代》的主题演讲

高三毕业生必看的轻便便携笔记本选购指南

7月份已经过去了,很多人在人生中第一个重要的门槛——高考已经过去,不少人也都已经拿到了通知书,即将迎....
发表于 08-13 14:15 108次 阅读
高三毕业生必看的轻便便携笔记本选购指南

我国半导体产业对生产和生活的影响日益加深

就全球半导体技术和产业本身来看,从 1946 年发明计算机、1947 年发明晶体管、1958 年发明....
的头像 lhl545545 发表于 08-13 10:08 864次 阅读
我国半导体产业对生产和生活的影响日益加深

SDRAM控制器的设计和主要特点

工作频率、分辨率和存储长度是任意波形发生器最关键的三个性能参数。高的工作频率意味着高的输出信号频率和....
发表于 08-12 16:34 41次 阅读
SDRAM控制器的设计和主要特点

基于Modbus协议栈模块的设计与实现

在SoC系统的设计及使用过程中,对其内部行为的实时监控十分重要,目前普遍通过监控端和目标系统间的监控....
发表于 08-12 16:28 48次 阅读
基于Modbus协议栈模块的设计与实现

记忆体处理器比起一般 CPU 和 DSP,能节省一百倍的能耗?

记忆体处理器(processor-in-memory,PIM)架构一直被视为一种有趣但难以实现的方法....
发表于 08-12 15:27 201次 阅读
记忆体处理器比起一般 CPU 和 DSP,能节省一百倍的能耗?

Neardi推出基于瑞芯微RK3399Pro的5路AHD高清视觉主机

随着物联网和AI技术的发展融合,物联网、人工智能正成为推动人类社会经济、文化和生活的重要引擎。同时,....
的头像 电子观察说 发表于 08-12 14:27 605次 阅读
Neardi推出基于瑞芯微RK3399Pro的5路AHD高清视觉主机

KX-6000 系列处理器预计于 2021 年正式推出?

此外,兆芯目前已着手 7nm 以下工艺产品的定义和研发工作,该处理器将作为 KX-6000 系列处理....
发表于 08-12 14:25 176次 阅读
KX-6000 系列处理器预计于 2021 年正式推出?

AMD 公司通过 20 年积累完成 CPU 性能“补课”

必须说明的是,3A4000 的工艺是 28nm,潜力很大,换 12/16nm 工艺提升主频就能把单核....
发表于 08-12 14:07 230次 阅读
AMD 公司通过 20 年积累完成 CPU 性能“补课”

AMD 即将发布Zen 3 系列,第一次在桌面级支持 DDR5内存

Intel Alder Lake CPU(第 12 代酷睿 CPU)将于 2021 年下半年正式发布....
发表于 08-12 13:48 113次 阅读
AMD 即将发布Zen 3 系列,第一次在桌面级支持 DDR5内存

嵌入式RTOS的内存管理机制的实现方案和进行改善设计

在嵌入式领域中,嵌入式实时操作系统(RTOS)正得到越来越广泛的应用。采用嵌入式实时操作系统可以更合....
的头像 电子设计 发表于 08-12 09:03 143次 阅读
嵌入式RTOS的内存管理机制的实现方案和进行改善设计

上海赛昉科技推出CPU 在线生成平台——StarFive Core Designer

同期推出的 CPU 在线生成平台——StarFive Core Designer。客户可登录该平台针....
发表于 08-11 13:55 198次 阅读
上海赛昉科技推出CPU 在线生成平台——StarFive Core Designer

采用TDC-GP1和FPGA器件实现纳秒量级时间间隔测量系统的设计

随着空间探测技术的发展,空间的等离子体成分探测显得越来越重要,尤其对现在正在进行的深空探测,如探月计....
发表于 08-11 12:41 91次 阅读
采用TDC-GP1和FPGA器件实现纳秒量级时间间隔测量系统的设计

计算处理器实现了高速 I/O 跟踪、CPU 行为监控等功能

但这么一来,澜起的 CPU 部分其实就是 Intel 的内核,考虑到 Intel 的一系列高危漏洞 ....
发表于 08-11 11:32 106次 阅读
计算处理器实现了高速 I/O 跟踪、CPU 行为监控等功能

采用AT89C52和AT89C55实现绝缘子污秽等级测量系统的设计

系统采用AT89C52和AT89C55双CPU,HY-19248A1液晶显示,为了降低了硬件成本,在....
发表于 08-11 09:36 69次 阅读
采用AT89C52和AT89C55实现绝缘子污秽等级测量系统的设计

H04D03A蓝牙模块的数据手册免费下载

H04D03A模块是本公司自主开发的智能型无线数据传输的蓝牙模块,成本低、功耗低、性价比高的无线传输....
发表于 08-11 08:00 25次 阅读
H04D03A蓝牙模块的数据手册免费下载

采用复杂可编程逻辑器件实现双模冗余切换管理模块的设计

双模冗余控制器在具体实现上分有中心裁决器和无中心裁决器两种。有中心裁决器双模冗余是在两个控制器之外加....
发表于 08-10 17:58 128次 阅读
采用复杂可编程逻辑器件实现双模冗余切换管理模块的设计

Arm在智能手机中使用的八核处理器将四个核心专门用于高性能任务

下面是一个示例过程,在这个过程中,低功能处理器(第一处理器)使用第一种配置向高功能处理器(第二处理器....
的头像 我快闭嘴 发表于 08-10 16:41 481次 阅读
Arm在智能手机中使用的八核处理器将四个核心专门用于高性能任务

安路科技推出集成不同接口的FPGA 器件

质量。质量是每一家芯片公司的生命线,“我们有专门的质量部门,有这方面的专业人士;此外,FPGA 的测....
发表于 08-10 16:02 131次 阅读
安路科技推出集成不同接口的FPGA 器件

Silicon Mitus推出的SM6700Q新产品,将拓展用于显示器的PMIC产品系列

Silicon Mitus LCD事业部总监金东希表示:“我们的产品和技术力已在汽车电源管理领域,尤....
的头像 我快闭嘴 发表于 08-10 13:05 282次 阅读
Silicon Mitus推出的SM6700Q新产品,将拓展用于显示器的PMIC产品系列

海思 7nm Kunpeng 920 ARM v8 处理器无法运行32位程序?

该系统预装了中文发行版的 Linux 统一操作系统(UOS)。开发者必须支付 800 元才能访问 U....
发表于 08-10 11:54 527次 阅读
海思 7nm Kunpeng 920 ARM v8 处理器无法运行32位程序?

日本为什么早些年采用 SPARC 处理器,而如今选择 ARM?

日本超算一直自成一体,早些年的京就采用 SPARC 处理器,如今选择 ARM,而不是主流的 X86,....
发表于 08-10 11:37 374次 阅读
日本为什么早些年采用 SPARC 处理器,而如今选择 ARM?

日本半导体产业发展趋势如何?

VLSI 研究所模式,也体现了美国与日本在国家扶持半导体方面极大的不同。彼时,美国的扶持方式主要是通....
的头像 我快闭嘴 发表于 08-10 10:26 580次 阅读
日本半导体产业发展趋势如何?

SIMATIC ProDiag应用

SIMATIC ProDiag是用于机器和工厂诊断的完全集成的TIA解决方案。它节省了在工程阶段在C....
的头像 机器人及PLC自动化应用 发表于 08-10 09:39 128次 阅读
SIMATIC ProDiag应用

几类常用笔记本的维修说明

 1:联想SL410K 不跑U 是ISL6266A 易坏 联想SL410K 独显 待机0.01按开关....
发表于 08-10 08:00 22次 阅读
几类常用笔记本的维修说明

如何正确使用示波器的通道耦合方式选择交流?

通过示波器测试电源纹波时,只有采取正确的测量方法,才能得到准确的测量数值。如何正确使用示波器测试电源....
发表于 08-07 16:26 147次 阅读
如何正确使用示波器的通道耦合方式选择交流?

英特尔技术专家推出从原型到生产加速智能边缘的解决方案

针对边缘计算中,不同应用场景对算力需求灵活,并且会使用不同神经网络模型的特点,英特尔AI计算盒参考设....
发表于 08-07 11:56 439次 阅读
英特尔技术专家推出从原型到生产加速智能边缘的解决方案

英特尔傲腾持久内存进一步加速AI与数据分析,加速推动产业智能化变革

除了CPU,英特尔还提供了GPU、FPGA、专用AI芯片等丰富的硬件产品,并与业界生态伙伴一起开发软....
发表于 08-07 11:47 694次 阅读
英特尔傲腾持久内存进一步加速AI与数据分析,加速推动产业智能化变革

AM600系列中型PLC的用户手册免费下载

AM600系列中型PLC属于汇川技术自主开发的首款中型PLC。凭借十余载的工控设备沉淀,打造出坚固可....
发表于 08-07 08:00 49次 阅读
AM600系列中型PLC的用户手册免费下载

mcu的应用场景_mcu的基本组成

工业控制应用中采用MCU时,系统性能改善和更加节能是两个主要好处。传统意义上,建立空调系统采用简单的....
发表于 08-06 10:58 141次 阅读
mcu的应用场景_mcu的基本组成

请问如何实现1到12 DDR数据接收器?

大家好。 我已经模拟了1到10个与XAPP1017相关的DDR数据,我不清楚理解反序列化lvds数据的理论 谁能给我一个关于如何用X...
发表于 08-06 10:44 0次 阅读
请问如何实现1到12 DDR数据接收器?

德国XMG公司称将在2020年第三季度面临AMD严重的CPU短缺

德国XMG公司表示,订购锐龙7 4800H级笔记本电脑的客户可以选择用锐龙5 4600G进行更换,并....
的头像 我快闭嘴 发表于 08-06 09:50 565次 阅读
德国XMG公司称将在2020年第三季度面临AMD严重的CPU短缺

AMD将正式推出全新的Zen 3架构的处理器

AMD的Zen架构CPU已经推出了有三代,包括Zen、Zen+以及Zen 2,而在今年年末,AMD也....
的头像 我快闭嘴 发表于 08-06 09:17 736次 阅读
AMD将正式推出全新的Zen 3架构的处理器

DDR内存无法正常工作怎么解决?

我们的Kintex 7评估板上的DDR内存不起作用。 尝试测试DDR时BIST失败。 它挂起试图写入它,没有更多的事情发生。 我...
发表于 08-06 08:52 0次 阅读
DDR内存无法正常工作怎么解决?

将DDR内存模块与FPGA连接用于基于微网格的RTL解决方案是否有必要?

大家好, 我正在研究Kintex-7 FPGA。 我们希望使用基于Microblaze的RTL解决方案来测试我们的电路板。 我对Microbla...
发表于 08-05 09:30 0次 阅读
将DDR内存模块与FPGA连接用于基于微网格的RTL解决方案是否有必要?

香橙派PC Plus电脑开发板获取CPU温度的三种方法

下文将给大家介绍在PC Plus获取CPU温度的三种方法:1、shell操作     先通过shell操作热身一下,登录系统之后使...
发表于 07-31 17:48 2627次 阅读
香橙派PC Plus电脑开发板获取CPU温度的三种方法

请问如何解决CPU与EDMA读写EMIF总线冲突的问题?

各位大侠工程师你们好: 项目简单的介绍:         我使用的C6424采用EDMA 给EMIF-B...
发表于 07-30 17:10 0次 阅读
请问如何解决CPU与EDMA读写EMIF总线冲突的问题?

DDR3的工作原理

DDR3 SDRAM 是从 DDR、 DDR2 发展而来的一种高 速同步动态随机访问存储器。 由于 DDR3 SDRAM 可以 在脉...
发表于 07-24 08:55 487次 阅读
DDR3的工作原理

CPU如何通过PCI Express访问板上的系统?

你好, 我目前正在研究Kintex 7 KC705开发板上的项目。 我需要做的是通过使用电路板的PCI Express功能从Linux操作系统...
发表于 07-20 14:44 0次 阅读
CPU如何通过PCI Express访问板上的系统?

请问CPU不满载的时候晶体管在干什么?

在学习单片机的过程中,我们会在程序最后使用while(1),让单片机瞎跑。这时候单片机的CPU使用率是不是100%呢?   &...
发表于 07-19 08:07 0次 阅读
请问CPU不满载的时候晶体管在干什么?

DIFF_SSTL15由LVDS驱动的问题如何解答

在AC701板上,我惊讶地看到DDR sysclk输入(IO标准= DIFF_SSTL15,VCCO = 1.5V)由LVDS振荡器驱动而没有...
发表于 07-17 13:45 0次 阅读
DIFF_SSTL15由LVDS驱动的问题如何解答

FAN5236 宽输入电压范围双通道输出/ DDR PWM / PFM控制器

6 PWM控制器为两个可调输出电压提供高效率和调节功能,范围为0.9V至5.5V,用于为高性能笔记本电脑,PDA和Internet设备中的I / O,芯片组,存储器库供电。同步整流和轻载时的滞后运行为大量不同负载提供了高效率。如果所有负载水平都需要PWM模式,滞后模式可在每个PWM转换器上单独禁用。通过使用MOSFET RDS(ON 前馈斜坡调制,平均电流模式控制机制以及内部反馈补偿等功能实现了负载瞬态快速响应。具有180度相位偏移动异相操作减少了输入电流纹波。控制器可通过激活专用引脚,转变成完整的DDR存储器电源解决方案。在DDR模式中,一个通道跟踪另一通道的输出电压并提供输出灌电流和源功能,这对于DDR芯片正确加电至关重要。还提供了此类存储器所需的缓冲参考电压.FAN5236监控这些输出,在软启动完成且输出在其设定点的±10%内时生成独立的PGx(电源正常)信号。内置过压保护可防止输出电压超过其设定点的120%。过压条件停止后,会自动恢复正常操作。当此输出在其软启动序列完成后降至其设定值的75%以下时,欠压保护会闩锁芯片。可调过流功能通过感测较低MOSFET两端的压降来监控输出电流。需要精确电流感测时,可使...
发表于 04-18 22:35 70次 阅读
FAN5236 宽输入电压范围双通道输出/ DDR PWM / PFM控制器

FAN5026 双输出/ DDR PWM控制器

6 PWM控制器为两个输出电压提供高效率的调节,可调范围从0.9v至5.5V,这是高性能计算机,机顶盒以及VGA卡中的电源I / O,芯片组,存储器库所必需的。同步整流有利于在较宽的负载范围内获得高效率。如果使用MOSFETR DS(ON)作为电流感测组件,效率还可进一步提高。斜坡调制,平均电流模式控制机制以及内部反馈补偿等功能实现了负载瞬态快速响应。具有180°相位偏移的异相操作减少了输入电流纹波。控制器可通过激活专用引脚,转变成完全的DDR存储器电源解决方案。在DDR模式中,一个通道跟踪另一通道的输出电压并提供输出灌电流和源功能,这对于DDR芯片正确加电至关重要。还提供了此类存储器所需的缓冲参考电压.FAN5026监控这些输出,并在软启动完成并输出在其设定点的±10%内时生成独立的PGx(电源正常)信号。压保护可防止输出电压超过其设定点的120%。过压条件停止后,会自动恢复正常操作。当输出在其软启动序列完成后降至其设定值的75%以下时,欠压保护会闩锁芯片。可调过流功能通过感测较低MOSFET两端的压降来监控输出电流。需要精确电流感测时,可使用外部电流感测电阻。 特性 高灵活性,双同步开关PWM控...
发表于 04-18 22:35 120次 阅读
FAN5026 双输出/ DDR PWM控制器

NCP51403 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

03是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51403保持快速瞬态响应,仅需要20 uF的最小输出电容。 NCP51403支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51403还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载瞬态响应 PGOOD - 监控VTT规则的逻辑输出引脚 VRI - 参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 EN - 关闭模式的逻辑输入引脚 内置 - 欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 机顶盒,液晶电视/等离子电视,复印机/打印机 台式电脑,笔记本电脑和工作站 电路图、引脚图和封装图...
发表于 04-18 21:45 37次 阅读
NCP51403 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51510 ±3A吸收/源DDR终端稳压器

10是一款源/汇双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51510保持快速瞬态响应,并且只需要10uF的最小VTT负载电容即可实现输出稳定性。 NCP51510支持远程感应和DDR VTT总线终端的所有电源要求。 NCP51510还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 NCP51510采用热效率高的DFN10裸露焊盘封装,额定绿色和无铅。 特性 支持最高3 A的负载(典型值) ),输出是过流保护 DDRI,DDRII,DDRIII源/接收电流 具有热关断保护功能的集成MOSFET PGOOD输出引脚监视VTT输出调节状态 SS输入引脚用于暂停关闭模式 灵活电压跟踪的VRI输入参考 用于遥感的VTTS输入(开尔文连接) 内置软启动,欠压锁定 应用 DDR内存终端 台式电脑,笔记本电脑和工作站 服务器和网络设备 电信/数据通信,GSM基站 图形处理器核心耗材 机顶盒,LCDTV / PDPTV,复印机/打印机 为芯片组/ RAM提供低至0.5 V的电源 有源/汇总总线终端 电路图、引脚图和封装图...
发表于 04-18 21:45 49次 阅读
NCP51510 ±3A吸收/源DDR终端稳压器

NCP51400 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

00是一款源/汇双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素.NCP51400保持快速瞬态响应,仅需要最小的输出电容20 F. NCP51400支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51400还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1 V至3.5 V 快速负荷瞬态响应 PGOOD - 监视VTT规则的逻辑输出引脚 EN - 关闭模式的逻辑输入引脚 VRI - 参考输入允许灵活的输入跟踪直接或通过电阻分频器 内置软启动,欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 台式电脑,笔记本电脑和工作站 电信/数据通信,GSM基站 机顶盒,液晶电视/等离子电视,复印机/打印机 电路图、引脚图和封装图...
发表于 04-18 21:42 50次 阅读
NCP51400 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51200 用于DDR1 DDR2 DDR3 LPDDR3 DDR4的3A源/汇VTT终端稳压器

00是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51200保持快速瞬态响应,仅需要20 uF的最小输出电容。 NCP51200支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51200还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 NCP51200采用热效率高的DFN10裸露焊盘封装,额定绿色和无铅。 特性 输入电压轨:支持2.5和3.3 V Rails PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载 - 瞬态响应 PGOOD-Logic输出引脚监控VTT规则 关闭模式的EN-Logic输入引脚 VRI参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 遥感(VTTS) ) 内置软启动,欠压锁定和过流限制 应用 终端产品 DDR内存终止 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 有源总线终端 台式电脑,笔记本电脑和工作站 服务器和网络设备 机顶盒,液晶电视/ PDP-电视,复印机/打印机 电路图、引脚图和封装图...
发表于 04-18 21:42 43次 阅读
NCP51200 用于DDR1 DDR2 DDR3 LPDDR3 DDR4的3A源/汇VTT终端稳压器

NCP51401 3安培VTT端接稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

01是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51401保持快速瞬态响应,仅需要20 F的最小输出电容.NCP51401支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51401还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载瞬态响应 PGOOD - 监控VTT规则的逻辑输出引脚 VRI - 参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 EN - 关闭模式的逻辑输入引脚 内置 - 欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 机顶盒,液晶电视/等离子电视,复印机/打印机 台式电脑,笔记本电脑和工作站 电路图、引脚图和封装图...
发表于 04-18 21:42 58次 阅读
NCP51401 3安培VTT端接稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51402 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

02是一款源/吸收双倍数据速率(DDR)终端稳压器,专为低输入电压和低噪声系统而设计,其中空间是关键考虑因素。 NCP51402保持快速瞬态响应,仅需要20μF的最小输出电容。 NCP51402支持远程感应功能和DDR VTT总线终端的所有电源要求。 NCP51402还可用于需要动态可调输出电压的低功耗芯片组和图形处理器内核。 特性 输入电压轨:支持2.5 V,3.3 V和5 V导轨 PVCC电压范围:1.1至3.5 V 集成功率MOSFET 快速负载瞬态响应 PGOOD - 监控VTT规则的逻辑输出引脚 VRI - 参考输入允许直接或通过电阻分压器进行灵活的输入跟踪 EN - 关闭模式的逻辑输入引脚 内置 - 欠压锁定和过流限制 应用 终端产品 DDR内存终端 服务器和网络设备 图形处理器核心耗材 芯片组/ RAM耗材低至0.5 V 机顶盒,液晶电视/等离子电视,复印机/打印机 台式电脑,笔记本电脑和工作站 电路图、引脚图和封装图...
发表于 04-18 21:41 61次 阅读
NCP51402 3安培VTT终端稳压器DDR1 DDR2 DDR3 LPDDR3 DDR4

NCP51199 2安培DDR终端稳压器

99是一款线性稳压器,旨在为DDR-2和DDR-3存储器应用提供稳定的VTT端接电压。稳压器能够为DDR-2和DDR-3主动提供和吸收+ -2A峰值电流高达+ -1.5A,同时将VTT输出电压调节到+ -10mV。输出端接电压通过连接到PVCC,GND和VREF引脚的两个外部分压电阻调节到跟踪VDDQ2。 特性 支持DDR2 VTT端接至2 A,DDR3至1.5 A(峰值 在1.2 A(峰值)下支持低至600 mV的DDR VTT电压 集成功率MOSFET VTT输出上的10uF陶瓷电容稳定 FullLoad的高精度VTT输出 快速瞬态响应 内置软启动 待机或挂起模式关机 集成散热和CurrentLimit保护 应用 DDR2 / DDR3的SDRAM端接电压 主板,笔记本电脑和VGA卡内存终止 机顶盒,数字电视,打印机 电路图、引脚图和封装图...
发表于 04-18 21:41 39次 阅读
NCP51199 2安培DDR终端稳压器

NCP51198 1.5 DDR终端稳压器

98是一款简单,经济高效的高速线性稳压器,专为DDR-I,DDR-II和DDR-III存储器生成VTT终端电压轨。稳压器能够为DDR-I主动提供或吸收高达-1.5 A,或者DDR-II高达-0.5 A,-III,同时将输出电压调节到-30 mV以内。 特性 生成DDR存储器终端电压(VTT) 对于DDRI,DDRII,DDRIII源/接收电流 支持DDRI至1.5 A,DDRII至0.5 A(峰值) 具有热保护功能的集成功率MOSFET 使用10UF陶瓷VTT电容器稳定 FullLoad时的高精度输出电压 最小外部元件数 关机待机或暂停至RAM(STR)模式 内置软启动 机顶盒,数字电视,打印机 应用 台式电脑,笔记本电脑和工作电台 显卡DDR内存终端 嵌入式系统 有源总线终端 电路图、引脚图和封装图...
发表于 04-18 21:41 35次 阅读
NCP51198 1.5 DDR终端稳压器

NCP51145 1.8A源/汇VTT DDR终端稳压器

45是一款线性稳压器,旨在为DDR-II,DDR-III,LPDDR-III和DDR-IV存储器应用提供稳定的VTT端接电压。稳压器能够主动提供和吸收±1.8 A峰值电流,同时将输出电压调节到±20 mV以内。输出端接电压通过连接到PVCC,GND和VREF引脚的两个外部分压电阻进行调节,以跟踪VDDQ / 2.NCP51145集成了一个高速差分放大器,可对线路和负载瞬态提供超快速响应。其他功能包括源/灌电流限制,软启动和片上热关断保护。 特性 对于DDR VTT应用,源/汇电流 支持DDR-II至±1.8 A,DDR-III至±1.5 A 支持LPDDR-III和DDR-IV至±1.2 A 使用仅陶瓷(极低ESR)电容器稳定 集成电源MOSFETs 满载时的高精度VTT输出 快速瞬态响应 内置软件-Start 关机待机或挂起模式 集成热量和限流保护 应用 终端产品 DDR-II / DR-III / DDR-IV SDRAM端接电压 低功耗DDR-3LP 主板,笔记本电脑和VGA卡内存终止 机顶盒,数字电视,打印机 电路图、引脚图和封装图...
发表于 04-18 21:41 32次 阅读
NCP51145 1.8A源/汇VTT DDR终端稳压器

NCP51190 1.5安培DDR终端稳压器

90是一款简单,经济高效的高速线性稳压器,专为DDR-I,DDR-II和DDR-III存储器生成VTT终端电压轨。稳压器能够为DDR-I主动提供或吸收高达-1.5 A A,或者DDR-II高达-0.5 A,-III,同时将输出电压调节到+ -30 mV。 特性 生成DDR存储器终端电压(VTT) 对于DDRI,DDRII,DDRIII源/汇电流 支持DDRI至1.5 A,DDRII至0.5 A(峰值) 带热保护的集成功率MOSFET 使用10UF陶瓷VTT电容器稳定 高精度输出FullLoad的电压 最小的外部元件数 关机待机或暂停至RAM(STR)模式 内置软启动 应用 台式电脑,笔记本电脑和工作站 嵌入式系统 显卡DDR内存终端 机顶盒,数字电视,打印机 有源总线终端 电路图、引脚图和封装图...
发表于 04-18 21:40 98次 阅读
NCP51190 1.5安培DDR终端稳压器

FAN23SV04TAMPX 4 A同步降压调节器 实现DDR终止

V04TAMPX是一款极为高效的集成式同步降压调节器,适合DDR终止电轨等跟踪应用.V DDQ 输入包括一个可以减少总电路尺寸和元件数量的内部2 :1电阻分压器。该调节器在7 V到18 V的输入电压范围内工作,并支持4 A的连续负载电流。如果V IN ,P VIN 和P VCC 连接在一起,绕开内部线性调节器,则该器件可以在5V电轨(±10%)下工作。该器件采用飞兆恒定导通时间控制结构,可提供出色的瞬态响应,并保持相对恒定的开关频率。开关频率和吸收过流保护功能可配置,为各种应用提供灵活的解决方案。输出过压和热关断保护功能可以保护器件在故障期间免受损害。热关断功能被激活后,达到正常工作温度时,滞后功能会重新启动器件。 特性 V IN 范围:在7 V到18 V时使用内部线性偏压稳压器 V IN 范围:4.5 V至5.5 V时,V IN / P VIN / P VCC 连接到旁路内部调节器 高效率 连续输出电流:4 A 内部线性偏压稳压器 内部V DDQ 电阻分压器 出色的线路和负载瞬态响应 输出电压范围:0.5V至1.5V 可编程频率:200kHz到1.5MHz 可配置软...
发表于 04-18 21:09 80次 阅读
FAN23SV04TAMPX 4 A同步降压调节器 实现DDR终止

TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

信息描述 The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP™ Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-µF (2 × 10 µF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and dischargin...
发表于 04-18 20:05 127次 阅读
TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

TPS54116-Q1 具有 4A/2MHz VDDQ DC/DC 转换器、1A VTT LDO 和 VTTREF 的汽车类 DDR 电源解决方案

信息描述 TPS54116-Q1 器件是一款功能全面的 6V、4A 同步降压转换器,其配有两个集成型 MOSFET 以及带 VTTREF 缓冲参考输出的 1A 拉/灌电流双倍数据速率 (DDR) VTT 终端稳压器。TPS54116-Q1 降压稳压器通过集成 MOSFET 和减小电感尺寸来最大限度减小解决方案尺寸,开关频率最高达 2.5MHz。开关频率可设置在中波频段以上以满足噪声敏感型 应用 的需求,而且能够与外部时钟同步。同步整流使频率在整个输出负载范围内保持为固定值。效率通过集成 25mΩ 低侧 MOSFET 和 33mΩ 高侧 MOSFET 得到了最大限度的提升。逐周期峰值电流限制在过流状态下保护器件,并且可通过 ILIM 引脚上的电阻进行调整,从而针对小尺寸电感进行优化。VTT 终端稳压器仅利用 2 × 10µF 的陶瓷输出电容即可保持快速瞬态响应,从而减少外部组件数量。TPS54116-Q1 使用 VTT 进行远程感测,从而实现最佳的稳压效果。该器件可利用使能引脚进入关断模式,从而使电源电流降至 1µA。欠压闭锁阈值可通过任一使能引脚上的电阻网络进行设置。VTT 和 VTTREF 输出被 ENLDO 禁用时会进行放电。该器件具备全集成特性,并且采用小尺...
发表于 04-18 20:05 162次 阅读
TPS54116-Q1 具有 4A/2MHz VDDQ DC/DC 转换器、1A VTT LDO 和 VTTREF 的汽车类 DDR 电源解决方案

TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

信息描述 TPS53317A 器件是一款设计为主要用于 DDR 终端的集成场效应晶体管 (FET) 同步降压稳压器。 它能够提供一个值为 ½ VDDQ的经稳压输出,此输出具有吸收电流和源电流功能。TPS53317A 器件采用 D-CAP+ 运行模式,简单易用,所需外部组件数较少并可提供快速瞬态响应。 该器件还可用于其他电流要求高达 6A 的负载点 (POL) 稳压应用。此外,该器件支持具有严格电压调节功能的 6A 完整灌电流输出。该器件具有两种开关频率设定值(600kHz 和 1MHz),可提供集成压降支持、外部跟踪功能、预偏置启动、输出软放电、集成自举开关、电源正常功能、V5IN 引脚欠压锁定 (UVLO) 保护功能,支持采用陶瓷和 SP/POSCAP 电容。 该器件支持的输入电压最高可达 6V,而输出电压在 0.45V 至 2.0V 范围内可调。TPS53317A 器件采用 3.5mm × 4mm 20 引脚超薄四方扁平无引线 (VQFN) 封装(绿色环保,符合 RoHS 标准并且无铅),其中应用了 TI 专有的集成 MOSFET 和封装技术,其额定运行温度范围为 –40°C 至 85°C。特性 采用 TI 专有的集成金属氧化物半导体场效应晶体管 (MOSFET) 和封装技术支持 DDR 内存...
发表于 04-18 20:05 96次 阅读
TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

信息描述 TPS51716 用最少总体成本和最小空间提供一个针对 DDR2,DDR3,DDR3L 和 LPDDR3 内存系统的完整电源。 它集成了同步降压稳压器控制器 (VDDQ),此控制器具有 2A 灌电流/拉电流跟踪 LDO (VTT) 和经缓冲的低噪声基准 (VTTREF)。 TPS51716 采用与 500kHz 或 670kHz 工作频率相耦合的 D-CAP2™ 模式,此模式在无需外部补偿电路的情况下可支持陶瓷输出电容器。 VTTREF 跟踪 VDDQ/2 的精度高达 0.8%。 能够提供 2A 灌电流/拉电流峰值电流功能的 VTT 只需 10μF 的陶瓷电容器。 此外,此器件特有一个专用的 LDO 电源输入。TPS51716 提供丰富、实用的功能以及出色的电源性能。 它支持灵活功率级控制,将 VTT 置于 S3 中的高阻抗状态并在 S4/S5 状态中将 VDDQ,VTT 和 VTTREF 放电(软关闭)。 它包括具有低侧 MOSFET RDS(接通)感测的可编程 OCL,OVP/UVP/UVLO 和热关断保护。TPS51716 从 TI 出厂时采用 20引脚,3mm x 3mm QFN 封装并且其额定环境温度范围介于 -40°C 至 85°C 之间。特性 同步降压控制器 (VDDQ)转换电压范围:3V 至 28V输出...
发表于 04-18 20:05 174次 阅读
TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

信息描述 The TPS51216 provides a complete power supply for DDR2, DDR3 and DDR3L memory systems in the lowest total cost and minimum space. It integrates a synchronous buck regulator controller (VDDQ) with a 2-A sink/source tracking LDO (VTT) and buffered low noise reference (VTTREF). The TPS51216 employs D-CAP™ mode coupled with 300 kHz/400 kHz frequencies for ease-of-use and fast transient response. The VTTREF tracks VDDQ/2 within excellent 0.8% accuracy. The VTT, which provides 2-A sink/source peak current capabilities, requires only 10-μF of ceramic capacitance. In addition, adedicated LDO supply input is available.The TPS51216 provides rich useful functions as well as excellent power supply performance. It supports flexible power state control, placing VTT at high-Z in S3 and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 state. Programmable OCL with low-side MOSFET RDS(...
发表于 04-18 20:05 203次 阅读
TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

TPS51116 DDR1、DDR2、DDR3 转换开关和 LDO

信息描述The TPS51116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18,DDR3/SSTL-15, and LPDDR3 memory systems. It integrates a synchronous buckcontroller with a 3-A sink/source tracking linear regulator and buffered lownoise reference. The TPS51116 offers the lowest total solution cost in systemswhere space is at a premium. The TPS51116 synchronous controller runs fixed400-kHz, pseudo-constant frequency PWM with an adaptive on-time control that canbe configured in D-CAP Mode for ease of use and fastest transient response or incurrent mode to support ceramic output capacitors. The 3-A sink/source LDOmaintains fast transient response only requiring 20-μF (2 × 10 μF) of ceramicoutput capacitance. In addition, the LDO supply input is available externally tosignificantly reduce the total power losses. The TPS51116 supports all of thesleep state controls placing VTT at high-Z in S3 (suspend to RAM) an...
发表于 04-18 20:05 153次 阅读
TPS51116 DDR1、DDR2、DDR3 转换开关和 LDO

TPS51206 具有适用于 DDR2/3/3L/4 的 VTTREF 缓冲参考输出的 2A 峰值灌/拉电流 DDR 终端稳压器

信息描述 TPS51206 是一款具有 VTTREF 缓冲参考输出的灌/拉电流双倍数据速率 (DDR) 终端稳压器。该器件专门针对低输入电压、低成本、低外部元件数的空间受限类系统而设计。TPS51206 可保持快速的瞬态响应,并且仅需 1 个 10µF 的陶瓷输出电容。TPS51206 支持远程感测功能,并且可满足 DDR2、DDR3 和低功耗 DDR3 (DDR3L) 及 DDR4 VTT 总线的所有电源要求。VTT 具有 ±2A 峰值电流能力。该器件支持所有 DDR 电源状态,在 S3 状态下将 VTT 置于高阻态(挂起到 RAM);在 S4/S5 状态下使 VTT 和 VTTREF 放电(挂起到磁盘)。TPS51206 采用 10 引脚、2mm × 2mm SON (DSQ) PowerPAD封装,额定工作温度范围为 –40°C 至 85°C。特性 电源输入电压:支持 3.3V 和 5V 电源轨 VLDOIN 输入电压范围:VTT+0.4V 至 3.5V VTT 端接稳压器输出电压范围:0.5V 至 0.9V 2A 峰值灌电流和拉电流 仅需 10μF 的多层陶瓷电容 (MLCC) 输出电容 ±20mV 精度VTTREF 缓冲参考输出VDDQ/2 ± 1% 精度 10mA 灌/拉电流支持高阻态(S3 状态)和软停止(S4 和 S5 状态),通过 ...
发表于 04-18 20:05 254次 阅读
TPS51206 具有适用于 DDR2/3/3L/4 的 VTTREF 缓冲参考输出的 2A 峰值灌/拉电流 DDR 终端稳压器