0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Allegro 铺铜、内电层分割

LUZq_Line_pcbla 来源:未知 作者:李威 2018-03-05 17:02 次阅读

一、Allegro 铺铜

1、建议初学者内电层用正片,因为这样就不用考虑flash焊盘,这时候所有的过孔和通孔该连内电层的就连到内电层,不该连的就不连。而如果用负片,那么如果做焊盘的时候如果没有做flash焊盘,那么板子就废了。

2、在外层铺铜:shape –> rectangular 然后再option中进行设置

(1)、动态铜(dynamic copper)

(2)、制定铜皮要连接的网络

3、铺铜后如何编辑边界:shape –> edit boundary 就可以对铜皮就行修改边界

4、如何删除铜皮:edit –> delete –> 在find中选择shape –> 点击铜皮就行删除

5、修改已铺铜的网络:shape –> select shape or void –> 点击铜皮,右键assign net

6、如何手工挖空铜皮:shape –> manual void –> 选择形状

7、删除孤岛:shape –> delete islands –> 在option面板点击delete all on layer

8、铺静态铜皮:shape –> rectangular –> 在option面板选择static solid

9、铜皮合并,当两块铜皮重叠了以后要进行合并:shape –> merge shapes 逐个点击各个铜皮,就会合并为一个铜皮。合并铜皮的前提是铜皮必须是相同网络,别去铜皮都是一种类型(都是动态或者都是静态)

二、Allegro 内电层分割

1、在多电源系统中经常要用到

2、在分割前为了方便观察各个电源的分布,可以将电源网络高亮显示

3、分割铜皮:add –> line –> 在option面板选择class为anti etch,subclass为power,制定分割线线宽(需要考虑相临区域的电压差),如果电压差较 小,用20mil即可,但是如果是+12V与-12V需要间隔宽一些,一般40~50mil即可。空间允许的话,尽量宽一些。然后用线进行区域划分

4、铜皮的分割:edit –> split plane –> create 打开create split palne,选择要分割的层(power)及铜皮的类型 –> 制定每个区域的网络

5、全部去高亮:display –> delight –> 选择区域

6、去除孤岛:shape –> delete island 可以将孤岛暂时高亮显示 –> 点击option去除孤岛

7、尽量不要再相邻层铺不用电源的铜皮,因为这样会带来电源噪声的耦合,在电源层之间要至少相隔一层非介质层

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    392

    文章

    4568

    浏览量

    83178
  • 铺铜
    +关注

    关注

    2

    文章

    33

    浏览量

    19512
  • 可制造性设计

    关注

    10

    文章

    2062

    浏览量

    15306
  • 内电层分割
    +关注

    关注

    0

    文章

    5

    浏览量

    2622
  • 华秋DFM
    +关注

    关注

    20

    文章

    3481

    浏览量

    3898

原文标题:Allegro 铺铜、内电层分割

文章出处:【微信号:Line_pcblayout,微信公众号:Line_pcblayout】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    MCU晶振下到底该不该

    MCU的晶振下到底该不该,有些资料说最好,有些说最好不要??求各位高手解答!!!!
    发表于 01-12 06:56

    请问模拟地到底需不需要呢?

    网上资料说法不一:有的说模拟地最好要。而有的说模拟地铺后,会引入电磁干扰,尤其是在高频情况下。 现在我想采集传感器的信号,想在传感器与放大电路之间引入RFI滤波器,而手册上说,对于RFI滤波器,最好使用两面都有地线
    发表于 01-09 07:31

    LTM4620给fpga提供1.0V内核电源,4620输出电容量计算是否应该包含布局在fpga芯片附近的bulk电容?

    LTM4620给fpga提供1.0V内核电源,4620输出电容量计算是否应该包含布局在fpga芯片附近的bulk电容? 靠近FPGA布局的电容也比较大,比如470uF。但这些电容隔4620布局比较远,大于7cm。通过
    发表于 01-05 06:01

    PCB中地线好还是走宽线好点?

    PCB中地线,好还是走宽线好点。是回路地,不是机壳地
    发表于 10-16 13:55

    请问pcb裸的logo放在哪一

    pcb裸的logo放在哪一
    发表于 10-16 07:29

    allgero重新导网表之后铜皮出现分割现象是什么原因呢?

    allgero重新导网表之后铜皮没有自动避让其他网络过孔,并且整块铜皮被分割,删除重新也还是一样的结果
    发表于 10-08 11:38

    的疑问

    这种方式有什么优点吗
    发表于 08-24 16:40

    【华秋干货】电源PCB设计汇总

    足够宽。 路径不能被过孔分割太严重,必须计算有效线宽,确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_GPU 的电源在外围换时,要尽可能的多打电源过孔(10个以上0.5*0.3mm
    发表于 08-10 16:37

    KiCad中如何分割平面?

    ”、“负片”之分。如果需要创建一个完整的电源平面或者分割电源平面,都必须以“敷”的方式进行。 注意,在某些EDA工具中(比如Altium Designer),电源被定义为“负片”,即默认平面层完全
    发表于 06-26 11:50

    Allegro换PIN

    allegro
    YS YYDS
    发布于 :2023年06月20日 13:51:21

    KiCad中的Edge.Cut与Margin

    )视为电路板的物理边缘。敷算法在到达“Edge.Cuts”上的图形时将停止敷。最新的推挤算法布线器不允许导线穿过“Edge.Cuts”上的边框。“Edge.Cuts”的目的是为了满足电路板制造商
    发表于 06-06 09:46

    了解pcb设计的意义及优缺点

    了解pcb设计的意义及优缺点 PCB设计是电路板设计的一个非常重要的环节。 什么是PCB
    发表于 05-12 10:56

    华秋干货 | PCB阻抗计算的可制造性设计

    一定厚度范围,防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越大。 铜箔厚度 铜箔厚度与阻抗成反比,厚越厚,阻抗越低,厚越薄,阻抗越大。 差动阻抗 间距与阻抗成正比,间距越大,阻抗越大,其余影响因素
    发表于 04-28 11:12

    在PCB上盗的艺术

    性能的优选方法就是通过合理的叠结构设计,使高速信号传输线与参考平面尽可能接近,让回流从低阻抗的参考平面走,而不是通过的方式构造另外的回流路径去弥补,也就是没覆他老人家啥事了。要
    发表于 04-25 17:55

    PCB热设计之通用的4PCB覆盖

      4.4.3 实验设计9:通用的4PCB  通过增加两个内部信号,实验设计6的2叠加现在将增加到4。与以前一样,假设这些主要由许
    发表于 04-21 15:04