时钟信号和地址同时到达接收端,仿真具体波形分析

贸泽电子设计圈 2018-03-05 09:08 次阅读

布线在设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,线长匹配又是一个重要的环节。我们来回顾一下,布线,线长匹配的基本原则是:地址,控制/命令信号与时钟做等长。数据信号与DQS做等长。为啥要做等长?大家会说是要让同组信号同时到达接收端,好让接收芯片能够同时处理这些信号。那么,时钟信号和地址同时到达接收端,波形的对应关系是什么样的呢?我们通过仿真来看一下具体波形。

建立如下通道,分别模拟3的地址信号与时钟信号。

图1 地址/时钟仿真示意图

为方便计算,我们假设DDR的时钟频率为500MHz,这样对应的地址信号的速率就应该是500Mbps,这里大家应该明白,虽然DDR是双倍速率,但对于地址/控制信号来说,依然是单倍速率的。下面来看看波形,在地址与时钟完全等长的情况下,地址与数据端的接收波形如下图2,红色代表地址信号,绿色代表时钟信号。

图2 时钟信号与地址信号波形

上面的波形我们似乎看不出时钟与地址之间的时序关系是什么样的,我们把它放在一个眼图中,时序关系就很明确了。这里粗略的计算下建立时间与保持时间。如下图

图3 时钟信号与地址信号波形

由上图3.我们可以知道,该地址信号的建立时间大约为891ps,保持时间为881ps。这是在时钟与地址信号完全等长情况下的波形。如果地址与时钟不等长,信号又是什么样的呢?仿真中,我们让地址线比时钟线慢200ps,得到的与眼图如下:

图4 时钟信号与地址信号波形

由上图可知,在地址信号比时钟信号长的情况下,保持时间为684ps,建立越为1.1ns。可见,相对于地址线与时钟线等长来说,地址线比时钟线长会使地址信号的建立时间更短。同理,如果时钟线比地址线长,则建立时间会变长,而保持时间会变短。那么双倍速率的数据信号又是怎样的?下面通过具体的仿真实例来看一下。

图5 DQ 与 DQS仿真示意

仿真通道如上图所示,驱动端和接收端为某芯片公司的IBIS模型,仿真波形如下:

图6 DQ与DQS仿真波形

我们将DQS和DQ信号同时生成眼图,在一个窗口下观测,结果如下:

图7 DQ与DQS眼图

如上图所示,大家可能发现了,如果按照原始对应关系,数据信号的边沿和时钟信号的边沿是对齐的,如果是这样,时钟信号怎样完成对数据信号的采样呢?实际上并不是这样的。以上仿真只是简单的将两波形放在了一起,因为DQ和DQS的传输通道长度是一样的,所以他们的边沿是对齐的。实际工作的时候,主控芯片会有一个调节机制。一般数据信号会比DQS提前四分之一周期被释放出来,实际上,在颗粒端接收到的波形对应关系应该是这样的:

图8 平移后的眼图

通过主控芯片的调节之后,DQS的边沿就和DQ信号位的中心对齐了,这样就能保证数据在传输到接收端有足够的建立时间与保持时间。和上面分析时钟与地址信号一样,如果DQ与DQS之间等长做的不好,DQS的时钟边沿就不会保持在DQ的中间位置,这样建立时间或者保持时间的裕量就会变小。

先简单的来看一张图

图9 延时偏差对时序的影响

上图中,T_vb与T_va表示的是主控芯片在输出数据时时钟与数据之间的时序参数。在理想情况下,时钟边沿和数据电平的中心是对齐的,由于时钟和数据传输通道不等长,使得时钟边沿没有和数据脉冲的中间位置对其,使得建立时间的裕量变小。在理解了这些基础问题之后,我们需要做的就是将这些时间参数转化为线长。

下面我们通过具体实例来看看时序的计算,下图是Freescale MPC8572 DDR主控芯片手册,这张图片定义了从芯片出来的时候,DQS与DQ之间的相位关系。

图10 MPC8572时序图

图11 MPC8572时序参数

颗粒端为美光DDR,该芯片的时序图以及时序参数如下图所示,这张图片则定义了颗粒端芯片识别信号所需要的建立时间与保持时间。

图12 DDR颗粒时序图以及时序参数

我们用T_pcbskew来表示DQ与DQS之间的延时偏差,如果想要得到足够的时序裕量,则延时偏差要满足以下关系:

T_pcbskew《T_vb-T_setup

T_pcbskew》T_hold-T_va

代入数据,有:

T_vb-T_setup=375-215=160ps

T_hold-T_va=-160ps

这样,如果传输线的速度按照6mil/ps来计算,T_pcbskew为+/-960mil。大家会发现裕量很大,当然这只是最理想情况,没有考虑时钟抖动以及数据信号的抖动,以及串扰、码间干扰带来的影响,如果把这些因素都考虑进来,留给我们布线偏差的裕量就比较小了。

综上所述,时序控制的目的就是要保证数据在接收端有充足的建立时间与保持时间,明白了这一点,我们在线长匹配这个问题上就能做到胸有成竹,游刃有余了。

原文标题:控制DDR线长匹配来保证时序,在PCB设计时应该这么做!

文章出处:【微信号:Mouser-Community,微信公众号:贸泽电子设计圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

PCB设计:“怎么摆”和“怎么连”

PCB设计纷繁复杂,各种意料之外的因素频频来影响整体方案的达成,如何能驯服性格各异的零散部件?怎样才....

的头像 电子发烧友网工程师 发表于 09-23 09:36 259次 阅读
PCB设计:“怎么摆”和“怎么连”

请问AD9746输出时有信号的谐波是什么问题啊?

AD9746输出时有信号的谐波是什么问题啊,比如DA输出30MHz,DA时钟频率120MHz,DA的输出就会有60MHz,90MHz的信号...

发表于 09-14 14:30 69次 阅读
请问AD9746输出时有信号的谐波是什么问题啊?

请问工程属性里时钟频率设置和堆栈大小?

debug选项里有时钟频率设置,但是频率设置不是通代码初始化的吗,请问这里的时钟频率有什么用,和初始化代码不一样会怎样呢? ...

发表于 09-11 10:42 92次 阅读
请问工程属性里时钟频率设置和堆栈大小?

请问时钟信号长距离传输应用ADI是否有合适的方案可以实现

各位专家:                大家好!         ...

发表于 08-19 08:01 61次 阅读
请问时钟信号长距离传输应用ADI是否有合适的方案可以实现

multi-tap的FlexHtree自动化时钟树综合流程

传统单一的H-tree多用于Mesh、Fishbone时钟结构的前级驱动,或者部分对clock s....

的头像 电子技术应用ChinaAET 发表于 08-15 10:01 492次 阅读
multi-tap的FlexHtree自动化时钟树综合流程

展频时钟发生器如何降低EMI?有哪些注意事项?

随着技术的发展,数字信号的时钟频率越来越高,电路系统对于信号的建立、保持时间、时钟抖动等要素提出越来....

的头像 电磁兼容EMC 发表于 08-07 09:45 1047次 阅读
展频时钟发生器如何降低EMI?有哪些注意事项?

HMC1034--Reference Clock 给HMC1034的时钟信号在20MHz以下时,经常失锁,请问是什么原因?

给HMC1034的时钟信号在20MHz以下时,经常失锁,是什么原因?有没有对参考时钟信号的最低频率要求?...

发表于 08-07 08:19 49次 阅读
HMC1034--Reference Clock 给HMC1034的时钟信号在20MHz以下时,经常失锁,请问是什么原因?

SONY一体机芯FCB-CV7500输出的LVDS信号转换问题

这款机芯输出的LVDS信号设计上被THC63LVD104C转成数字并口信号,接入处理器。 问题1、上电后THC63LVD104C无信...

发表于 08-02 11:28 243次 阅读
SONY一体机芯FCB-CV7500输出的LVDS信号转换问题

TGA2565-SM中等功率可变增益放大器的详细数据手册免费下载

TrimQuT TGA2565-SM是一种中等功率可变增益放大器,用作线性Ka波段应用中的驱动放大器....

发表于 07-26 11:30 54次 阅读
TGA2565-SM中等功率可变增益放大器的详细数据手册免费下载

时序分析之useful skew的作用分析

对于positive skew来说,它可以减少T的时间,相当于提升芯片的performace。但是它....

的头像 数字后端IC芯片设计 发表于 07-23 17:15 677次 阅读
时序分析之useful skew的作用分析

请问官方comos摄像头例程的时钟频率PCLKA能不能改为1/4?

官方comos摄像头例程自动生成代码里的时钟频率PCLKA能不能改为1/4?和自己的程序频率不一样,改了会有什么影响?...

发表于 07-23 05:04 105次 阅读
请问官方comos摄像头例程的时钟频率PCLKA能不能改为1/4?

如何通过优化时钟设计的布局和布线来提高PCB板电磁兼容?

从上面梯形时钟波形的傅里叶级数可以看出,影响时钟信号辐射强度的因素有时钟波形的幅度A、占空比(t0+....

发表于 07-15 07:33 194次 阅读
如何通过优化时钟设计的布局和布线来提高PCB板电磁兼容?

讲解由ISP的时钟频率造成的ISP连接问题要如何解决

由ISP的时钟频率造成的ISP连接问题

的头像 Microchip视频 发表于 07-10 03:24 290次 观看
讲解由ISP的时钟频率造成的ISP连接问题要如何解决

CDCE72010时钟合成器芯片作为高速模数转换器时钟信号的解决方案

TI最近推出了一套适合于高速、高IF采样模数转换器(ADC)的设备,如ADS583,它能够采样多达1....

发表于 05-28 09:09 108次 阅读
CDCE72010时钟合成器芯片作为高速模数转换器时钟信号的解决方案

如何通过3个方面来提高ADC优化时钟信号的转换速率概述

新的高速ADC配备了一个大的模拟输入带宽(约三至六倍的最大采样频率),因此它们可以用于欠采样应用。A....

发表于 05-24 08:44 99次 阅读
如何通过3个方面来提高ADC优化时钟信号的转换速率概述

如何对时钟信号的转换速率进行优化的详细中文介绍

 本文将为您介绍如何通过改善ADC的孔径抖动来进一步提高ADC的信噪比。文章将重点介绍如何对时钟信号....

发表于 05-14 08:59 99次 阅读
如何对时钟信号的转换速率进行优化的详细中文介绍

一文解析时钟频率是否还能代表处理器性能

目前对时钟频率还能代表处理器性能的话题在网上议论纷纷,情况有点复杂,自从英特尔在2008年推出睿频加....

的头像 陈翠 发表于 04-28 16:42 1287次 阅读
一文解析时钟频率是否还能代表处理器性能

cpu时钟频率计算公式_CPU频率计算方法详解

CPU频率,就是CPU的时钟频率,简单说是CPU运算时的工作的频率(1秒内发生的同步脉冲数)的简称。....

发表于 04-28 10:32 1036次 阅读
cpu时钟频率计算公式_CPU频率计算方法详解

什么是时钟频率_时钟频率详解和编程

在电子技术中,脉冲信号是一个按一定电压幅度,一定时间间隔连续发出的脉冲信号。脉冲信号之间的时间间隔称....

发表于 04-28 09:49 734次 阅读
什么是时钟频率_时钟频率详解和编程

PCB设计中单板上时钟需要注意的事项

布局 时钟晶体和相关电路应布置在PCB的中央位置并且要有良好的地层,而不是靠近I/O接口处。不可将时....

发表于 02-20 20:26 609次 阅读
PCB设计中单板上时钟需要注意的事项

串行外围设备接口控制方式及数据传输

SPI简介SPI,是英语Serial Peripheral interface的缩写,顾名思义就是....

的头像 至秦单片机 发表于 01-17 08:39 2988次 阅读
串行外围设备接口控制方式及数据传输

需要5GHz的时钟信号,但实验室的信号发生器不能产生该频率的信号,请问大家有好一点的方法产生5GHz的时钟信号吗?

由于最近实验需要一个5GHz的时钟信号,但实验室的信号发生器不能产生该频率的信号,请问大家有没有好一点的方法可以产生5GHz...

发表于 01-09 11:20 879次 阅读
需要5GHz的时钟信号,但实验室的信号发生器不能产生该频率的信号,请问大家有好一点的方法产生5GHz的时钟信号吗?

SPI 没有时钟信号

求助大神,我在练习SPI过程中遇到一些问题。28335通过SPI给一位数码管发数(中间是74HC595)下边是代码,只发...

发表于 12-21 09:16 1104次 阅读
SPI 没有时钟信号

减少亚稳态导致错误,提高系统的MTBF

1.亚稳态与设计可靠性设计数字电路时大家都知道同步是非常重要的,特别当要输入一个信号到一个同步电路中....

的头像 贸泽电子设计圈 发表于 12-18 09:53 3418次 阅读
减少亚稳态导致错误,提高系统的MTBF

一文读懂i2c的总线信号传输

总线空闲状态   I2C总线总线的SDA和SCL两条信号线同时处于高电平时,规定为总线的空闲状态。此....

的头像 玩转单片机 发表于 11-21 15:09 4518次 阅读
一文读懂i2c的总线信号传输

单片机stm32时钟频率和配置方法详解

STM32F103内部8M的内部震荡,经过倍频后最高可以达到72M。目前TI的M3系列芯片最高频率可....

发表于 11-13 14:27 11367次 阅读
单片机stm32时钟频率和配置方法详解

时钟频率是什么意思

时钟频率(又译:时钟频率速度,英语:clock rate),是指同步电路中时钟的基础频率,它以“若干....

发表于 11-10 14:21 2324次 阅读
时钟频率是什么意思

基于DSP实现抖动测量的方法

近年来,抖动(Jitter)已经成为通信工程师非常重视的信号特征。在数字系统中,时钟频率正在变得越来....

发表于 11-01 15:23 118次 阅读
基于DSP实现抖动测量的方法

基于STM32系列MCU使用软件模拟I2C步骤

这样做的好处是可以突破硬件上的限制,例如芯片不具有硬件 I2C 模块,或者硬件 I2C 模块损坏,又....

的头像 EDN电子技术设计 发表于 10-26 10:39 7256次 阅读
基于STM32系列MCU使用软件模拟I2C步骤

SPI总线有四种工作方式,哪几种最为广泛

SPI总线有四种工作方式(SP0, SP1, SP2, SP3),其中使用的最为广泛的是SPI0和S....

的头像 电子工程专辑 发表于 10-25 06:44 11930次 阅读
SPI总线有四种工作方式,哪几种最为广泛

多核处理器的多路同步时钟信号设计

多核处理器是最近快速发展的电子器件,单个芯片内集成了多个同构或者异构的处理器,使得其计算处理能力得到....

发表于 10-18 14:28 140次 阅读
多核处理器的多路同步时钟信号设计

串行外围设备接口应用及设计详解

SPI 规定了两个 SPI 设备之间通信必须由主设备 (Master) 来控制次设备 (Slave)....

的头像 硬件十万个为什么 发表于 10-16 08:58 3363次 阅读
串行外围设备接口应用及设计详解

DDR布线在PCB设计应用,你怎么看?

DDR布线在PCB设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统....

的头像 贸泽电子设计圈 发表于 09-26 11:39 2575次 阅读
DDR布线在PCB设计应用,你怎么看?

轻松实现PL“打包”PS的功能

因为MicroZed是个低成本的开发套件,所以在板子上除了给PS(33.3333 MHz)、DDR、....

发表于 02-09 14:16 564次 阅读
轻松实现PL“打包”PS的功能

分析引起较高时钟频率仿真失败的原因

通常如果你的设计在较低时钟频率时通过了仿真,但是在较高时钟频率时却失败了,你的第一个问题应该是你的设....

发表于 01-04 13:08 448次 阅读
分析引起较高时钟频率仿真失败的原因

引起的较高时钟频率仿真失败原因

然而这里我们将举这样一个例子,就是对于某个较高时钟频率你已经检查了静态时序分析(STA),而且时序约....

发表于 12-30 10:07 483次 阅读
引起的较高时钟频率仿真失败原因

花样广告灯电路设计

8路彩灯控制系统框图如图1所示。由时钟产生电路产生频率约为1 Hz的时钟信号,以时钟产生电路的输出信....

发表于 09-22 16:54 1338次 阅读
花样广告灯电路设计

基于MAXII570的高精度同步时钟信号在分布式录波器中的实现

同步时钟信号是分布式录波器系统任务顺利完成的关键。介绍一种利用可编程CPLD器件实现性能优良的分布式....

发表于 09-25 17:42 357次 阅读
基于MAXII570的高精度同步时钟信号在分布式录波器中的实现

基于AT89S51单片机的低频信号设计及仿真研究

文中采用AT89S51单片机来设计简易的信号发生器,通过DAC0832转换并还原了波形信号,得到了相....

发表于 08-07 18:57 858次 阅读
基于AT89S51单片机的低频信号设计及仿真研究

布线工程师如何充分“掌控”时钟信号?

当电路从前工序设计人员转移到后工序布线工程师时,可以认为时钟概述与图表是必须沟通的最关键信息。本文主....

发表于 02-21 16:08 1276次 阅读
布线工程师如何充分“掌控”时钟信号?

电源、时钟和复位电路图(Altera FPGA开发板)

电源、时钟和复位电路图(Altera FPGA开发板)如图所示:

发表于 08-15 14:42 7128次 阅读
电源、时钟和复位电路图(Altera FPGA开发板)

基于FPGA的喷油脉宽处理系统的设计

发表于 05-21 10:54 363次 阅读
基于FPGA的喷油脉宽处理系统的设计

为什么FPGA时钟频率不高,却适合做高速处理?

我在我的同学面前炫耀FPGA是做高速处理的,可是,当人家问我,我的时钟频率能达到多少时,我说利用PLL能拉到200MHz,他...

发表于 03-08 17:11 21722次 阅读
为什么FPGA时钟频率不高,却适合做高速处理?

改善高速ADC时钟信号的方法

您在测试 ADC 的SNR时,您可能会连接一个低抖动时钟器件到转换器的时钟输入引脚,并施加一个适度低....

发表于 10-12 12:00 843次 阅读
改善高速ADC时钟信号的方法

混合信号仿真技术综述

随着集成电路加工工艺技术的继续发展,在单个芯片上实现整个复杂电子系统已成为可能。这样的系统通常包括数....

发表于 04-05 13:58 592次 阅读
混合信号仿真技术综述

新一代数字RF信号分析和信号仿真系统测试

新一代数字RF信号分析和信号仿真系统测试:• 雷达和宽带通信系统的测试挑战 •....

发表于 08-05 14:45 335次 阅读
新一代数字RF信号分析和信号仿真系统测试

时钟频率不再首要 每瓦特性能才是关键

时钟频率不再首要 每瓦特性能才是关键  最近Intel开始计划构建新的处理器架构,主推多核心和继P....

发表于 01-21 15:35 253次 阅读
时钟频率不再首要 每瓦特性能才是关键

如何实现高速时钟信号的差分布线

如何实现高速时钟信号的差分布线 在高速设计中,如何解决信号的完整性问题?差分布线方式是如何实现的?....

发表于 04-15 00:26 1330次 阅读
如何实现高速时钟信号的差分布线