针对Linux BSP开发的Petalinux,如何实现硬件工程导入

FPGA开发圈 2018-02-27 11:01 次阅读

简介

作者: Alex He (何晔), 赛灵思高级嵌入式应用工程师

这里的 UIO 即 Userspace I/O,本文中 UIO 泛指 UIO 设备和 UIO 驱动。它在 Linux kernel 的世界里比较小众,主要是一些定制设备和相应的驱动。UIO内核驱动指负责将中断和设备内存暴露给用户空间,再由UIO用户态驱动(Application)来实现具体的业务,随心所欲的玩。学术点叫做高度定制化,柔性设计。

那怎么和 FPGA 扯上了关系呢?是的,FPGA在硬件世界里也是随心所欲的玩,这一硬一软还真是登对,在一起啊在一起。

本实验工程将介绍如何利在赛灵思异构多处理器产品系列 Zynq UtralScale+ MPSoC  ZCU102 嵌入式评估板上实现多个 UIO,同时借助赛灵思的工具完成硬件工程和 linux BSP 的开发,最后通过测试应用程序完成测试。

ZCU102上的 MPSoC 集成固化了四核 ARM Cortex-A53,双核Cortex-R5 以及 Mali-400 MP2 GPU,这部分官方称为PS(Processing System)。另外一部分就是FPGA,即 PL(Programmable Logic)。PS端实现控制,PL用来实现应用加速,两者通过AXI连接。跑这个小实验,呵呵,大材小用。只是本人手头正好有这个板子不得不装。筒子们可以去买了个Zybo 或者ZedBoard 开发板, 在板子试试身手。

实 验 报 告实验人员:本人

实验材料:

硬件设计

建立Vivado工程,适配 ZCU102 EVB。通过 IP Integrator 加入PS,在 PL 侧加入5个UIO输入,其中1个是GPIO模块(包含中断输出和设备内存),另外4个是PIN连接到ZCU102 EVB上的DIP开关,作为中断输入通过一个concat IP连接到PS的ps_pl_irq管脚。板级细节请参考[1] UG1182,芯片资料参考[2] UG1085

添加PIN约束文件,

set_property PACKAGE_PIN AN13 [get_ports pl_irq_ll]

set_property IOSTANDARD LVCMOS33 [get_ports pl_irq_ll]

set_property PACKAGE_PIN AM14 [get_ports pl_irq_lh]

set_property IOSTANDARD LVCMOS33 [get_ports pl_irq_lh]

set_property PACKAGE_PIN AP14 [get_ports pl_irq_ef]

set_property IOSTANDARD LVCMOS33 [get_ports pl_irq_ef]

set_property PACKAGE_PIN AN14 [get_ports pl_irq_er]

set_property IOSTANDARD LVCMOS33 [get_ports pl_irq_er]

Vivado的图形化的模块设计,丰富的IP库,加上可以上天的智能连接。有点数字电路设计的基础,很快就能完成这个小设计。整个设计如下图。

软件设计

这里用到 Xilinx 针对 Linux BSP 开发的 Petalinux。它基于Yocto,加入Xilinx的Layers实现硬件工程的导入,将复杂的Yocto的设计流程打包简化,支持一定的用户自定义功能,如QEMU仿真运行,增加 out-of-tree 的驱动,Device tree 修改,应用程序编译打包,等等。具体信息请移步 https://china.xilinx.com/products/design-tools/embedded-software/petalinux-sdk.html

这里简单展示一下具体的命令过程。

$petalinux-create -t project --template zynqMP -n zcu102-pl2ps_irq

$cd ./ zcu102-pl2ps_irq

$petalinux-config --get-hw-description

$petalinux-config -c kernel

Enable UIO_PDRV_GENIRQ driver

CONFIG_UIO=y

# CONFIG_UIO_CIF is not set

CONFIG_UIO_PDRV_GENIRQ=y

$petalinux-build -c device-tree

PL侧的dtsi文件生成与./components/plnx_workspace/device-tree-generation/pl.dtsi

这里只有GPIO UIO。 PIN UIO因为不是IP,所以相关信息无法由工具自动生成。所以要做如下修改:

1. 修改GPIO UIO设备端点

    1) 将中断号改为93

    2) 将compatible改成“generic-uio” //我们后面要用 Linux 自带的 UIO_PDRV_GENIRQ 驱动

2. 增加 DIP UIO 端点

    1) 将compatible改成“generic-uio”

    2) 依次设置中断值89到93

    3) 按照每个 DIP PIN 的 interrupt trigger type 设置属性值

*DTS里的中断号与硬件中断号有32的 offset。

Petalinux 提供了自定义DTS文件./project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsi,将以上修改定义到system-user.dtsi.

有两个方法来适配UIO端点和 UIO_PDRV_GENIRQ 驱动

1. bootargs use “uio_pdrv_genirq.of_id=generic-uio”,可以通过DTS定义。

2. insmod uio_pdrv_genirq.ko of_id=generic-uio when install the driver

修改完后,编译出Image.

$petalinu-build

$cd ./images/linux

$petalinux-package --boot --fsbl zynqmp_fsbl.elf --fpga --atf --pmufw --u-boot --force

将生成的BOOT.bin(bootloader)和image.ub(FIT uImage)拷贝到SD卡用于启动。\

测试

这里引用下关于uio_pdrv_genirq驱动的介绍

https://01.org/linuxgraphics/gfx-docs/drm/driver-api/uio-howto.html

结合驱动代码./drviver/uio/uio_pdrv_genirq.c)可知,每个UIO设备会有对应的/dev/uioX的设备节点。用户态驱动程序的读操作会阻塞直到UIO硬件中断发生。UIO的中断处理程序uio_pdrv_denirq_handler()会关闭该硬件中断。用户态驱动程序需要通过write函数来触发uio_pdrv_genirq_irqcontrol()以完成中断的使能和关闭。代码如下,

启动内核及加载uio_pdrv_genirq驱动

检查/proc/interrupts

细心的你一定发现了一个坑,少了2个UIO中断(IRQ122和IRQ124),原来是硬件不支持Edge falling和Level Low的触发模式。kernel log如下。

测试DIP UIO方法一

通过拨动2个DIP,观察到

2个DIP中断发生了,可是不论怎么再拨动DIP开关,始终是1。前文铺垫过,这个中断在驱动的中断处理程序里会被关掉,需要通过应用程序调用write()来打开。这里有个easy way,使用万能的echo命令“echo 0x1 > /dev/uioX”,再配合DIP可以触发多次中断。

测试DIP UIO方法二

前面的方法比较low,这里有稍微高级的享受。写个简单的用户态驱动程序,上代码。

借助petalinux提供的交叉编译工具编译出bin文件,拷贝到启动SD卡。

运行测试程序并配合DIP开关测试。(为了更好的体现测试运行情况,在UIO内核驱动里增加了irqcontrol的调用打印)

测试GPIO UIO

UIO驱动会将设备内存(寄存器)空间枚举出来,由用户态驱动程序通过mmap导出进行读写控制。参见AXI_GPIO IP的文档pg144-axi-gpio.pdf,其寄存器如下。

测试应用程序会通过设置GIER和IP_IER来使能中断。上代码。

测试过程

或许你觉得这么贴图代码不厚道而不能施展复制黏贴大法,可不知我拙与WORD,没try出好排版。莫急莫急,这里有GIT,https://gitenterprise.xilinx.com/AlexHe/UIO_Linux_Demo

硬件资源文件和Image,测试代码一个都不能少,统统献上。酸爽否?

实 验 结 论

UIO这种可高度自定义的设备结合Xilinx的MPSoC可以实现非常灵活的应用。Xilinx提供的完备的工具集,给用户带来了高效的开发体验。本例虽然简单,但Xilinx所推崇的All Programmable的概念和实际的FPGA加速应用的的确确是建立在这些软硬件协同技术之上。忘周知!

原文标题:如何在 Zynq UltraScale+ MPSoC 上实现 Linux UIO 设计

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

为Linux等其他操作系统提供了5.2 sdk库

你好, 我计划将WICE应用程序移植到Linux中,但是,下面的库似乎没有源码。 BasLyGual.ARMYCM4.释放。 我在图书...

发表于 12-11 14:54 2次 阅读
为Linux等其他操作系统提供了5.2 sdk库

Linux教程之Linux网络基础的详细资料概述

主要让读者在使用Internet之前对Internet有一个大致的了解,以帮助读者对本书后续章节的学....

发表于 12-11 14:00 3次 阅读
Linux教程之Linux网络基础的详细资料概述

嵌入式教程之Bootloader的详细资料说明

Linux 内核的启动是需要一定的必要条件的,但在CPU 刚上电启动时,一般连内存控制器都没有配置过....

发表于 12-11 13:59 3次 阅读
嵌入式教程之Bootloader的详细资料说明

C语言知多少

C语言相信学习单片机 嵌入式  底层开发等等的朋友都是不陌生的,那么对于C语言大家认为自己都已经了解了吗!!! 发...

发表于 12-11 13:57 13次 阅读
C语言知多少

使用ISE处理Virtex 5 LX110T FPGA为什么ISE WebPack中没有可用的选项?

你好, 我是一名大学生,我需要使用ISE处理Virtex 5 LX110T FPGA。 为什么ISE WebPack中没有可用的选项? ...

发表于 12-11 11:29 8次 阅读
使用ISE处理Virtex 5 LX110T FPGA为什么ISE WebPack中没有可用的选项?

独立的HW Server怎么安装

我有一台开发机器,它通常与我的FPGA板物理隔离。 我想在靠近FPGA板并通过网络连接的机器上使用HW_server远程访问它。...

发表于 12-11 11:24 6次 阅读
独立的HW Server怎么安装

无法在Linux中访问Platform Cable USB II

嗨, 我已经在运行Virtualbox映像的Centos 6.5上安装了Vivado Webpack 2014.4。 我已经使用“sudo xsetup”运行设置并选择...

发表于 12-11 11:18 22次 阅读
无法在Linux中访问Platform Cable USB II

Vivado 14.2 DVD只能从网络安装

你好, 我有vivado 14.2 DVD,我正试图在我的电脑上用linux安装它。 我遇到的问题是我只能从网络下载vivado而不是从DVD安...

发表于 12-11 11:16 24次 阅读
Vivado 14.2 DVD只能从网络安装

SinlinxA33搭建Qt App开发环境编写helloworld

Step 1 在虚拟机(CentOS7)上安装Qt Creator 将qt-creator-opensource-linux-x86_64-3.5.1.run 拷贝到虚拟机中,双击安装...

发表于 12-11 10:46 52次 阅读
SinlinxA33搭建Qt App开发环境编写helloworld

FPGA中SRAM的读写控制原理

SRAM 在读写上有严格的时序要求,用 WEOECE 控制完成写数据,具体时序如图 7-17所示。 图 7-17 SRA...

发表于 12-11 10:14 40次 阅读
FPGA中SRAM的读写控制原理

FPGA的视频图像数据采集程序如何实现

SAA7113 输出的视频图像数据通过 8 位总线 VPO 传输给 FPGA,FPGA 需要将数据保存到 SRAM中。由于 PAL 制电...

发表于 12-11 09:47 30次 阅读
FPGA的视频图像数据采集程序如何实现

请问如何用FPGA采集出AD9674的数据

AD9674与AD9276的数据输出采用的是LVDS输出接口,现在准备用AD9674做一个超声波设备,但是数据采集方案一直没弄出来,...

发表于 12-11 09:07 9次 阅读
请问如何用FPGA采集出AD9674的数据

Achronix推出其第四代嵌入式FPGA产品

Achronix半导体公司推出其第四代嵌入式FPGA产品Speedcore Gen4 eFPGA I....

发表于 12-10 17:28 44次 阅读
Achronix推出其第四代嵌入式FPGA产品

如何使用FPGA设计高速实时数据采集存储系统的资料概述

设计了以FPGA器件XCSVIXS0为核心处理芯片的高速数据采集存储系统。在XCSVLXS0内部实现....

发表于 12-10 16:47 25次 阅读
如何使用FPGA设计高速实时数据采集存储系统的资料概述

怎么监控FPGA内部的温度和电压变化情况

打开例程工程后,我们可以查看工程源代码和仿真TestBench来学习,对工程进行更详细的研究和IP核....

的头像 FPGA2嵌入式 发表于 12-10 11:33 183次 阅读
怎么监控FPGA内部的温度和电压变化情况

安卓系统使用教程之安卓系统的50个使用技巧资料免费下载

安卓最近两年的发展,现在的用户界面和交互都比较人性化了,但是很多安卓的新用户还是不怎么了解安卓系统手....

发表于 12-10 08:00 15次 阅读
安卓系统使用教程之安卓系统的50个使用技巧资料免费下载

关于Linux不要尝试着去使用的10条命令

Linux命令行佷有用、很高效,也很有趣,但有时候也很危险,尤其是在你不确定你自己在正在做什么时候。

的头像 马哥Linux运维 发表于 12-09 10:15 262次 阅读
关于Linux不要尝试着去使用的10条命令

Xilinx A7芯片内部独立于逻辑单元的专用存储器

本篇主要总结的是块状Memory(Block Memory),实际上就是FPGA内部独立于逻辑单元的....

发表于 12-08 11:05 60次 阅读
Xilinx A7芯片内部独立于逻辑单元的专用存储器

基于AXI总线的未知信号频率测量

这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率,PS和PL通过AXI总线交互数据,实现我....

发表于 12-08 11:00 83次 阅读
基于AXI总线的未知信号频率测量

Linux入门教程之快速学习Linux AWK命令的教程免费下载

awk是一个强大的文本分析工具,相对于grep的查找,sed的编辑,awk在其对数据分析并生成报告时....

的头像 马哥Linux运维 发表于 12-08 10:39 206次 阅读
Linux入门教程之快速学习Linux AWK命令的教程免费下载

IMX6 MfgTool烧录的详细步骤

首先,有必要了解开发板支持的各系统版本,并根据自己的需要选择对应的 系统版本。

发表于 12-08 09:26 70次 阅读
IMX6 MfgTool烧录的详细步骤

EDA实验之在FPGA上设计一个DDS模块

在FPGA上设计一个DDS模块,在DE0 开发板上运行,在FPGA芯片内部合成出数字波形即可。

发表于 12-08 09:18 89次 阅读
EDA实验之在FPGA上设计一个DDS模块

采用LED光通信技术实现温度实时显示系统的设计

LED光通信,就是用LED光来实现无线通信,主要是靠发光二极管(LED)发出的高速亮灭闪烁信号来传输....

发表于 12-08 08:21 97次 阅读
采用LED光通信技术实现温度实时显示系统的设计

Linux入门教程之Linux的基本操作详细资料说明

本文档的主要内容详细介绍的是Linux入门教程之Linux的基本操作详细资料说明主要内容包括了:1,....

发表于 12-07 17:21 78次 阅读
Linux入门教程之Linux的基本操作详细资料说明

从一个FPGA厂商转变为一个提供系统设计的厂商 赛灵思转型成功

如今随着芯片工艺的演进,一方面我们看到芯片尺寸越来越小,性能越来越提升,另一方面集成度也在不断提高。....

发表于 12-07 17:02 163次 阅读
从一个FPGA厂商转变为一个提供系统设计的厂商 赛灵思转型成功

如何使用USB2.0和DDR2进行数据采集系统设计与FPGA实现资料概述

采用DDR2 SDRAM作为被采集数据的缓存技术, 给出了USB2.0与DDR2相结合的实时、高速数....

发表于 12-07 16:12 41次 阅读
如何使用USB2.0和DDR2进行数据采集系统设计与FPGA实现资料概述

25个有用的技巧和窍门,帮助你让Linux系统更加安全

你真的需要安装所有的服务么?建议不要安装无用的包,避免由这些包带来的漏洞。这将最小化风险,因为一个服....

的头像 马哥Linux运维 发表于 12-07 16:10 225次 阅读
25个有用的技巧和窍门,帮助你让Linux系统更加安全

如果能在SoC中嵌入一个FPGA核心 那么芯片将具备出色的机器学习能力

人工智能是当下最火爆的话题。据说,与人工智能相关的市场规模十分巨大,是继PC市场、移动互联网市场之后....

发表于 12-07 13:36 111次 阅读
如果能在SoC中嵌入一个FPGA核心 那么芯片将具备出色的机器学习能力

嵌入式教程之Linux的基础命令详细资料说明

本文档的主要内容详细介绍的是嵌入式教程之Linux的基础命令详细资料说明主要内容包括了:1.Linu....

发表于 12-06 17:31 36次 阅读
嵌入式教程之Linux的基础命令详细资料说明

Microsemi Corporation推出了新型SoC FPGA架构扩展其Mi-V生态系统

2018年12月5日—— 在5G、机器学习和物联网(IoT)联合推动的新计算时代,嵌入式开发人员需要....

发表于 12-06 16:27 155次 阅读
Microsemi Corporation推出了新型SoC FPGA架构扩展其Mi-V生态系统

Xilinx推出可扩展处理平台架构 设计人员可同时拥有串行并行处理能力

无论是汽车驾驶辅助、智能视频监控、工业自动化、航天与国防或是无线通信等终端应用,功能的日益复杂使得嵌....

发表于 12-06 16:24 77次 阅读
Xilinx推出可扩展处理平台架构 设计人员可同时拥有串行并行处理能力

Android教程之如何使用命令行工具和Android模拟器

到目前为止,本书包含了一些非常宽的科目关于学习如何运行Android平台。就这一点来说,对于使用Ec....

发表于 12-06 10:15 22次 阅读
Android教程之如何使用命令行工具和Android模拟器

你真的了解ARM吗

51单片机寄存器比较少,指令只有111条;而arm芯片寄存器较多,指令集也多,要掌握它需要耐心和时间....

的头像 电子发烧友网工程师 发表于 12-06 08:48 229次 阅读
你真的了解ARM吗

AI芯片如果有罗马大道 必定归功可重构计算

在芯片架构设计领域中,可重构计算技术并非一项新的存在。20世纪60年代末,加利福尼亚大学的Gerai....

的头像 电子发烧友网工程师 发表于 12-06 08:44 706次 阅读
AI芯片如果有罗马大道 必定归功可重构计算

FPGA如何实现30倍的高性能计算

FPGA(Field Programmable Gate Array)现场可编程门阵列,作为AS....

的头像 电子发烧友网工程师 发表于 12-06 08:36 269次 阅读
FPGA如何实现30倍的高性能计算

如何使用MicroBlaze软核进行FPGA片上系统设计

Xilinx公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标准外设集....

发表于 12-05 17:18 32次 阅读
如何使用MicroBlaze软核进行FPGA片上系统设计

3CX统一通信解决方案,解决企业通信问题

3CX是一个完整的统一通讯解决方案。将语音、视频、移动办公和信息服务集成在一个平台上,因而不需要多台....

的头像 CTI论坛 发表于 12-05 15:20 160次 阅读
3CX统一通信解决方案,解决企业通信问题

学会分析Linux内核需要多久?8分钟

出于简便考虑,在此分析中,我忽略了对大内核的处理的分析,因为对大内核的处理,只是此引导过程中的一个很....

的头像 马哥Linux运维 发表于 12-04 17:06 268次 阅读
学会分析Linux内核需要多久?8分钟

Xilinx开发板教程之如何进行ISP器件的设计与应用

掌握采用可编程逻辑器件实现数字电路与系统的方法程 ; 掌握采用Xilinx_ISE软件开发可编程器件....

发表于 12-03 14:15 39次 阅读
Xilinx开发板教程之如何进行ISP器件的设计与应用

站在FPGA的肩膀上 AI可重构芯片诞生

在芯片架构设计领域中,可重构计算技术并非一项新的存在。20世纪60年代末,加利福尼亚大学的Gerai....

发表于 12-03 10:09 553次 阅读
站在FPGA的肩膀上 AI可重构芯片诞生

如何安装和配置NI USB数据采集(DAQ)设备

本指南描述了如何安装和配置NI USB数据采集(DAQ)设备,以及如何验证这些设备是否正常工作。NI....

发表于 12-03 08:00 38次 阅读
如何安装和配置NI USB数据采集(DAQ)设备

基于闪存FPGA的门阵列为设计带来更多灵活性

另一方面,在基于闪存的FPGA中,配置模式保存在芯片上的非易失性存储器单元,甚至电源被移除时,闪存单....

发表于 12-02 10:24 604次 阅读
基于闪存FPGA的门阵列为设计带来更多灵活性

赛灵思推出全新系列的产品类型ACAP 媲美CPU、GPU的新一代FPGA架构

当博通收购高通案遭到美国总统特朗普的阻止后,下一个被华尔街分析师看准的“目标”便锁定在圣何塞芯片厂商....

发表于 12-01 10:47 423次 阅读
赛灵思推出全新系列的产品类型ACAP 媲美CPU、GPU的新一代FPGA架构

xilinx FPGA bit 文件加密

当你的项目终于做完了,到了发布的关键节点,为了防止自己的心血被别人利用,最好对产品进行bit加密。 ....

的头像 电子发烧友网工程师 发表于 12-01 09:33 246次 阅读
xilinx FPGA bit 文件加密

赛灵思官方博客本周主打:云端时序收敛,高效可靠

Plunify Cloud 云平台为 FPGA 工程师极大地简化了使用云服务器的技术与安全要求。

的头像 电子发烧友网工程师 发表于 12-01 08:52 265次 阅读
赛灵思官方博客本周主打:云端时序收敛,高效可靠

FPGA的几点重要总结

FPGA编程语言为何叫硬件描述语言? 硬件即FPGA硬件,硬件描述语言,也就自然地告诉....

的头像 电子发烧友网工程师 发表于 12-01 08:30 334次 阅读
FPGA的几点重要总结

Achronix半导体全面对接Speedcore eFPGA技术

该组项目将使研究机构和公司能够使用Achronix高性能Speedcore eFPGA技术快速构建低....

的头像 电子发烧友网工程师 发表于 12-01 08:25 324次 阅读
Achronix半导体全面对接Speedcore eFPGA技术

Linux教程之如何进行软件包管理

软件包管理器(RPM)是开放打包系统,在Red Hat Linux 里,因为有了Red Hat Pa....

发表于 11-30 16:36 41次 阅读
Linux教程之如何进行软件包管理

如何使用FPGA和DSP进行精度数字频率计的设计

本设计根据等精度的多周期同步测频原理,采用Altera 公司的FLEX10K10 系列FPGA 和T....

发表于 11-30 15:41 62次 阅读
如何使用FPGA和DSP进行精度数字频率计的设计

如何使用FPGA实现交换机中的HEC模块

本文在研究了三层以太网交换技术后,设计了一种采用 FPGA 来实现以太口和ATM口之间的数据通道上H....

发表于 11-30 15:41 32次 阅读
如何使用FPGA实现交换机中的HEC模块

如何使用FPGA实现Volterra级数间接学习型的预失真器

在宽带无线通信系统中,高功率放大器HPA 因其非线性和记忆特性,将会导致频谱再生和邻道干扰。本文论述....

发表于 11-30 15:41 40次 阅读
如何使用FPGA实现Volterra级数间接学习型的预失真器

紫光国微参股科技创新型企业

11月27日,紫光国微在互动平台表示,科创板是科技型创新企业对接资本市场的良好渠道,公司也在关注具体....

的头像 半导体投资联盟 发表于 11-30 15:36 455次 阅读
紫光国微参股科技创新型企业

多模式数字控制,性能大升级

英特尔® Enpirion® 数字 PowerSoC 经过精心的定义、设计和验证,可满足 FPGA、....

的头像 电子发烧友网工程师 发表于 11-29 14:44 240次 阅读
多模式数字控制,性能大升级

Altium Designer的介绍和使用教程等资料概述

Altium Designer 基于一个软件集成平台,把为电子产品开发提供完整环境所需的工具全部整合....

发表于 11-29 08:00 69次 阅读
Altium Designer的介绍和使用教程等资料概述

如何使用ARM开发板和Linux嵌入式系统设计一个智能点菜系统

本课题设计是以ARM开发板搭载Linux嵌入式系统为核心,使用QT编程制作GUI点菜终端,用LCD屏....

发表于 11-29 08:00 166次 阅读
如何使用ARM开发板和Linux嵌入式系统设计一个智能点菜系统

Linux编程时遇到Oops提示该如何排查?

各位工程师在Linux下开发程序时,有没有遇到由于系统中存在某些小故障而跳出了“Oops”提示的情况....

的头像 人间烟火123 发表于 11-28 16:52 3692次 阅读
Linux编程时遇到Oops提示该如何排查?

私人订制Linux的全部操作,打造一个属于自己的Linux小系统

我们要在一个现有的Linux系统上加一块硬盘/dev/sdb,在硬盘上分两个分区,一个是/boot,....

的头像 马哥Linux运维 发表于 11-28 16:22 327次 阅读
私人订制Linux的全部操作,打造一个属于自己的Linux小系统

华为携手赛灵思 展示400G以太网线卡原型

北京时间3月21日下午消息,一场由网络供应商华为和芯片制造商赛灵思(Xilinx)上周进行的展示,标....

发表于 11-28 16:13 196次 阅读
华为携手赛灵思 展示400G以太网线卡原型

正弦信号发生器的系统设计软硬件调试和仿真的详细资料合集免费下载

在现代电子测量技术的研究及应用领域中,常常需要高精度且频率可调的信号源。而随着大规模可编程逻辑器件F....

发表于 11-28 15:56 43次 阅读
正弦信号发生器的系统设计软硬件调试和仿真的详细资料合集免费下载

AM4379 AM437x ARM Cortex-A9 微处理器 (MPU)

TI AM437x高性能处理器基于ARM Cortex-A9内核。 这些处理器通过3D图形加速得到增强,可实现丰富的图形用户界面,还配备了协处理器,用于进行确定性实时处理(包括EtherCAT,PROFIBUS,EnDat等工业通信协议)。该器件支持高级操作系统(HLOS)。基于Linux的® 可从TI免费获取。其它HLOS可从TI的设计网络和生态系统合作伙伴处获取。 这些器件支持对采用较低性能ARM内核的系统升级,并提供更新外设,包括QSPI-NOR和LPDDR2等存储器选项。 这些处理器包含功能方框图中显示的子系统,并且后跟相应的“说明”中添加了更多信息说明。 处理器子系统基于ARM Cortex-A9内核,PowerVR SGX™图形加速器子系统提供3D图形加速功能以支持显示和高级用户界面。 可编程实时单元子系统和工业通信子系统(PRU-ICSS与ARM内核分离,允许单独操作和计时,以实现更高的效率和灵活性.PRU-ICSS支持更多外设接口和EtherCAT,PROFINET,EtherNet /IP,PROFIBUS,以太网Powerlink,Sercos,EnDat等...

发表于 09-25 11:51 33次 阅读
AM4379 AM437x ARM Cortex-A9 微处理器 (MPU)

TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...

发表于 09-19 16:35 8次 阅读
TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...

发表于 09-18 16:05 6次 阅读
TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器