物联网、AI其它电池供电电子产品的出现更推动超低功率芯片的研发

功率是7纳米制程以及需要延长电池寿命取得竞争优势节点在设计时所面临的头号挑战。解决功率问题的最佳方法就是预测功耗、找出耗电的地方，并透过实际应用的功率分布，增加功率杂讯和散热应用的覆盖范围。

根据Semiconductor Engineering报导，效能、功率和尺寸面积是传统芯片设计的重点，摩尔定律让尺寸微缩成为主要优先，对于微处理器的能力和速度要求也不断提升。

随着智能型手机与其它行动装置的普及，功耗逐渐成为芯片和系统设计的主要方向，而无人机、物联网(IoT)、机器人、穿戴装置和其它电池供电电子产品的出现，更推动超低功率芯片的研发。

尽管外界多次预测摩尔定律即将失效，但它仍在持续，只是做了些修正，例如芯片制造商转向复合半导体与2D材料，而微影与3D晶体管结构等问题也使新制程节点的引进从1.5~2年延长为3.5~4年。而增加这些芯片设计难度的罪魁祸首就是功率以及散热、杂讯等因功率造成的影响。先进节点因绝缘层变得更薄、极细导线的电阻-电容延迟时间(RC delay)，对杂讯和变异数容忍度大幅降低，必须更严格控制功率才能将热能影响最小化，避免芯片因过热而降低其可靠度及寿命。

Moortec技术长Oliver King表示，新节点虽可带来显著效益，但由于制程尚未成熟，因此更难在功率和效能之间取得妥协，实现功率或效能最佳化。对于需要使用10年以上的装置来说，功率目标更为严峻，单一电池须能支持整个生命周期。而新的拓朴结构、先进的偏压法、创新的设计工具都是进一步发展所必须的。正确的半导体技术是达成超低功耗的重要步骤，先进的FD-SOI技术可大幅降低功耗，但对于中小型设计业者来说，从FinFET移转至FD-SOI技术的成本及风险都很高。

电池供电产品不断增添更多的特性和功能，又要求维持甚至超过前一代产品的电池续航力，因此驱动对功率的需求，并成为机器学习等运算密集应用的主要考量。此外还有无线技术，如Wi-Fi和5G使用的超低功耗调制解调器，因此芯片设计重点虽然仍围绕着功率、效能和尺寸大小，但彼此的平衡已出现转变。

大型数据中心一向重视功耗问题，服务器机架和储存设备需要用电，散热装置也会耗电，冷却服务器和其它元件可提高能源效率。

数据量的增加降低了将所有数据移至云端的功率效率，也改变了用户对如何提升处理数据效率的看法。

安谋(ARM)物理设计事业群主管Rainer Herberholz指出，超低功耗与物联网边缘系统相关，本地运算希望降低传感器汲取信息的功率，以控制云端通讯的间接成本，达到更高的自主权。降低功率的最佳方法就是减少电压，但做起来并不容易。

Herberholz表示，主要问题在于时序变化的增加和以低电压运行静态随机存取存储器。ARM生态系统在达成超低功耗目标上扮演着重要角色，从晶圆厂提供超低功耗制程到电子设计自动化(EDA)、推荐解决低电压挑战的设计实现方法、新核心和实体IP以及集成系统单芯片的新方式，无论是系统层级的设计或软件设计，每个环节都有助降低功耗。

ANSYS缓存器传输级(RTL)产品管理主管Preeti Gupta表示，功率行为与芯片活动高度相依，尽早将操作系统开机等实时应用的功率及热能分布视觉化，将可避免在设计后期才发现问题而导致的成本，RTL模拟对于早期功率杂讯和热能分析十分有帮助。