0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

对于一款新的Zynq板卡来说,如何开挂启动程序

YCqV_FPGA_EETre 来源:互联网 作者:佚名 2018-01-17 09:08 次阅读

答案是:Digital Discovery

口袋式高速逻辑分析仪

当新入手一款Zynq开发板后,一般新手在串口输出一个hello world,实现功能就可以了。而对于一些对于Zynq有一定了解的老手而言,往往则会去尝试了解板上硬件的特性和时序,探究hello world输出背后整个系统是如何运作的。

事实上,对于一款新的Zynq板卡来说,在启动序列中QSPI传输的速度不是一个明显的规范,本文教程就将教你如何使用Digital Discovery口袋式高速逻辑分析仪来快速分析启动序列并确定时序。

01

硬件清单

  • Digital Discovery口袋式高速逻辑分析仪

  • 带有flash的Zynq开发板(本文中使用Digilent Zybo作为被测对象)

  • SOIC测试夹(若有最佳)

  • 杜邦线

注:事实上,除了Digital Discovery之外,当然你也可以用经典的Digilent Analog Discovery 2来操作,后者同样带有逻辑分析仪功能。这里更为推荐使用Digital Discovery,有两个原因:一是由于QSPI时钟频率很高,超过100MHz,因此所选的仪器需要具有足够的采样率。二是Digital Discovery具有512 MB的DDR,可以完成大规模数据存储的要求。

02

连接Digital Discovery

连接关系如下:

QSPI 信号

QSPI/测试夹引脚

DigitalDiscovery引脚

cs

7

DIO0

clk

16

DIO1

d0

15

DIO2

d1

8

DIO3

d2

9

DIO4

d3

1

DIO5

gnd

10

Gnd

在使用如上图所示的杜邦线进行连接时,要注意保证信号完整性,避免串扰。在某些时候,需要将某个信号和地线进行缠绕,如图中的蓝色cs信号就使用了接了地的黑线进行了缠绕。

03

QSPI脚本

为了将QSPI的信号转换成数据,在逻辑分析仪的WaveForm软件中增添了一个“定制”通道,并使用js语言编写了一个“解释器”。代码如下:

// rgData: input, raw digital sample array// rgValue: output, decoded data array// rgFlag: output, decoded flag arrayvar c = rgData.length // c = number of raw samplesvar pClock = false; // previous cock signal levelvar iStart = 0;   // used to keep track on word start indexvar cByte = 0;   // byte count per transmissionvar cBits = 0;   // bit countervar bValue = 0;   // value variablevar fCmd = true;for(var i = 0; i < c; i++){ // for each sample    var s = rgData[i]; // current sample    var fSelect = 1&(s>>0); // pin0 is the select signal    var fClock = 1&(s>>1); // pin1 is the clock signal  var fData = 1&(s>>2); // pin2 is the data signal  var fData4 = 0xF&(s>>2); // DIN 2-5 DQ 0-3    if(fSelect != 0){ // select active low    // while select inactive reset our counters/variables    iStart = i+1; // select might become active with next sample    cByte = 0;    cBits = 0;    bValue = 0;    pClock = false;    fCmd = true;    continue;  }  if(pClock == 0 && fClock != 0){ // sample on clock rising edge       bValue <<= 4; // serial data bit, MSBit first           bValue |= fData4;                            cBits++;           if(cBits==2){ // when got the 8th bit of the word store it              cByte++;              // store rgValue/Flag from word start index to current sample position              for(var j = iStart; j < i; j++){                  // Flag change will be visible on plot even when data remains constant.                  // This is useful in case we get more consecutive equal values.                  rgFlag[j] = cByte;                  rgValue[j] = bValue;               }               iStart = i+1; // next word might start after this sample               cBits = 0;  // reset bit count for the next byte               bValue = 0; // reset value variable            }      }      pClock = fClock; // previous clock level}

除了使用定制的“解释器”外,我们还可以使用标准的SPI来分析那些没有通过QSPI发送到指令,例如第一条读取指令。

04

触发与采样

虽然QSPI的最高时钟频率是100MHz,但在启动过程中的最高频率仅为25MHz。此外,整个启动过程大概需要700ms。因此对于同时满足大量样本和高速采样率,这也正是选择Digital Discovery的原因——200MHz的采样速度可以在1.3s内采样268M的样本数据。

采样本身是十分浪费资源的,这个过程需要使用16GB的电脑内存,并且需要很长的时间来完成数据的处理。

触发设置在CS信号的下降沿。

下图是Waveforms中整个QSPI的传输过程。注意图中采样信号的短暂中断,从这个时候起时钟频率由5.4MHz变为了25MHz。

05

启动传输

想要明白所传输的数据含义需要阅读两个文档,一是Zynq技术参考手册(www.xilinx.com/support/documentation/user_guides/ug585-Zynq-7000-TRM.pdf),另一个是flash memory的数据手册(www.cypress.com/file/177966/download)。

Zynq与flash之间使用SPI协议进行通信,Zynq发送通过D0向flash发送指令。所发送的第一条指令是0x03 0x00 0x00 0x20,含义是SPI读,读起始地址是0x20。Flash通过D1接收0x66 0x55 0x99 0xaa。Flash读指令的含义在flash memeory的第85页做了解释。

(点击可查看大图)

在Zynq技术参考手册的第170到179页解释了所回复指令的含义,简单说这组字节告诉了Zynq内存是支持QSPI的。还需要注意到,此时的SPI时钟是5.405MHz,是一个比较低的速度。

从这点上看,确定了Zynq的内存支持QSPI,并且所有的交互都将在这4条数据线上完成。例如,下一条指令是0x6b,跟在一个3个字节的地址的后面。0x6b表示一个quad读指令,在8个时钟周期后的QSPI解释器上看到响应,这是虚拟字节。

(点击可查看大图)

在本例中,地址是0x1d,读取7个字节。这些字节来自地址0x1d、0x1e、0x1f,它是中断表的一部分,然后从地址0x20开始读取4个字节,这是在第一个SPI读取时读取的相同字节。

Znqy将继续读取字节,地址逐渐增加,直到0x45,这是bootROM Header的结尾。

但是,由于我们无法访问BootROM的代码,其余的引导序列就不那么透明了。在某个时候,FSBL(第一阶段引导加载程序)将开始运行,最有可能的是当SPI时钟频率变化到25 MHz的时候,如下所示,也就是在引导过程开始后的84毫秒。

(点击可查看大图)

然后,FSBL将读取引导映像文件并分析它包含的不同分区,包括配置Zynq PL部分的bit文件,在ARM中运行的elf文件。

关于引导镜像和启动过程可以阅读这一用户手册(www.xilinx.com/support/documentation/user_guides/ug821-zynq-7000-swdev.pdf)。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1593

    文章

    21211

    浏览量

    592198
  • 赛灵思
    +关注

    关注

    32

    文章

    1793

    浏览量

    130452
  • Zynq板卡
    +关注

    关注

    0

    文章

    1

    浏览量

    2050

原文标题:如何以开挂的方式来查看Zynq启动顺序?

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    基于ZYNQ FPGA构建嵌入式的模拟计算板卡

    板卡基于高速400M 采样AD 和ZYNQ FPGA构建嵌入式的模拟计算板卡, 可用于工业雷达,行业雷达的场合。板卡使用工业级芯片。
    的头像 发表于 01-09 11:30 805次阅读
    基于<b class='flag-5'>ZYNQ</b> FPGA构建嵌入式的模拟计算<b class='flag-5'>板卡</b>

    使用 PCIE 更新 AMD ZYNQ™ 的 QSPI Flash 参考设计

    简介 AMD ZYNQ™ 7000 的 S_AXI 端口提供了外设访问 PS 内部外设控制器的接口,这其中包括 4 个 S_AXI_HP 端口以及两个 S_AXI_GP 端口。一般来说,可以访问
    发表于 11-30 18:49

    车规MCU的启动加载程序是什么

    启动加载程序(bootloader) 车规MCU的启动加载程序(bootloader)是一种用于在汽车电子控制单元(ECU)上加载和更新应用程序
    的头像 发表于 10-27 17:26 1040次阅读

    Zynq程序存储位置和设置方法

    Zynq中存储程序的地方有QSPI Flash,SD卡,EMMC。
    的头像 发表于 10-17 17:00 653次阅读

    用于IDS工业相机的嵌入式板卡驱动程序

    电子发烧友网站提供《用于IDS工业相机的嵌入式板卡驱动程序.pdf》资料免费下载
    发表于 10-09 15:08 0次下载
    用于IDS工业相机的嵌入式<b class='flag-5'>板卡</b>驱动<b class='flag-5'>程序</b>

    Zynq-7000 SoC的安全启动应用说明

    电子发烧友网站提供《Zynq-7000 SoC的安全启动应用说明.pdf》资料免费下载
    发表于 09-13 11:46 1次下载
    <b class='flag-5'>Zynq</b>-7000 SoC的安全<b class='flag-5'>启动</b>应用说明

    如何为自己的ZYNQ板卡创建Pynq镜像

    Xilinx Pynq 框架允许我们将 Python 和可编程逻辑结合起来。让我们看看如何为自己的ZYNQ板卡创建 Pynq 镜像。
    发表于 08-07 09:26 822次阅读
    如何为自己的<b class='flag-5'>ZYNQ</b><b class='flag-5'>板卡</b>创建Pynq镜像

    板卡是德34901插入不识别故障怎么办

    型号:是德科技-34901。 二、报修故障:板卡插入不识别 三、故障检测:根据客户的报修故障,经过工程师拆机检测,对内部元件进行详细检测。最终确定经检查电路元件测试正常,不识别可能受程序影响。 四、维修措施:对程序重新刷机,开机
    的头像 发表于 08-02 14:24 304次阅读
    <b class='flag-5'>板卡</b>是德34901插入不识别故障怎么办

    XCZU15EG板卡设计原理图:基于 XCZU15EG的双 FMC通用信号处理板

    板卡基于Xilinx Zynq Ultrascale+ MPSOC系列SOC XCZU15EG-FFVB1156架构,PS端搭载一组64-bit DDR4,容量32Gb,最高可稳定运行
    的头像 发表于 08-02 11:20 1313次阅读
    XCZU15EG<b class='flag-5'>板卡</b>设计原理图:基于 XCZU15EG的双 FMC通用信号处理板

    详解Zynq的两种启动模式

    Zynq-7000AP SOC器件有效利用了片上CPU来帮忙配置,在没有外部JTAG的情况下,处理系统(PS)与可编程逻辑(PL)都必须依靠PS来完成芯片的初始化配置。 ZYNQ的两种启动模式:从BootROM主动
    发表于 08-02 09:33 743次阅读
    详解<b class='flag-5'>Zynq</b>的两种<b class='flag-5'>启动</b>模式

    使用JTAG仿真器查看ZYNQ当前启动模式

    本文介绍使用Xilinx SDK软件查看当前Zynq SoC启动模式的步骤
    的头像 发表于 07-07 14:15 1225次阅读
    使用JTAG仿真器查看<b class='flag-5'>ZYNQ</b>当前<b class='flag-5'>启动</b>模式

    ZYNQ(FPGA)与DSP之间GPIO通信实现

    功能简介实现DSP与ZYNQ PL端之间GPIO接口传输功能。DSP与ZYNQ PL端之间有3根GPIO信号相连,如下原理图标注所示: DSP示例通信程序将GPIO29、GPIO30两个GPIO设置为
    发表于 06-16 16:02

    ZYNQ - 以太网远程更新贴片SD卡/TF卡应用程序

    写在前面对于ZYNQ系列的板卡固化,可以通过JTAG接口,使用SDK固化到FLASH中,或者可将SD卡取出将SD卡中保存的固化工程进行修改,但在很多情况下,离线更新会很不方便,本文借鉴网上常见的远程
    的头像 发表于 06-16 09:12 457次阅读
    <b class='flag-5'>ZYNQ</b> - 以太网远程更新贴片SD卡/TF卡应用<b class='flag-5'>程序</b>

    Zynq PCIe电路设计

    ZYNQ7045的PCIE电路设计,板卡使用插针式连接器,引出了PCIE信号,未使用金手指。为了插入机箱设计了扩展版,插座与插针对应,带有PCIE金手指。目前遇到的问题是,当板卡连接扩展板使用金手指
    发表于 05-16 11:07

    ARM/FPGA/DSP板卡选型大全,总有一款适合您

    创龙科技ARM/FPGA/DSP嵌入式板卡选型大全2023.2版本正式发布!接下来,跟着我们起看看有哪些亮点吧!6大主流工业处理器原厂创龙科技现有30多条产品线,覆盖工业自动化、能源电力、仪器仪表
    发表于 03-31 16:19