使用pll和voc设计频率合成器的特点

射频百花潭 2017-12-07 07:11 次阅读

几乎每个RF和微波系统都需要频率合成器。频率合成器产生本振信号以驱动混频器、调制器、解调器及其他许多RF和微波器件。频率合成器常被视为系统的心跳,创建方法之一是使用锁相环(PLL)频率合成器。

传统上,一个简单的PLL将压控振荡器(VCO)输出频率分频,将其与一个参考信号进行比较,然后微调VCO控制电压以微调其输出频率。很多年来,PLL和VCO是两种单独的芯片——这就是分立解决方案。VCO产生实际输出信号;PLL监控输出信号并调谐VCO,以将其相对一个已知参考信号锁定。

分立解决方案有多个优点:

  • 可设计每个分立芯片以提供尽可能好的性能。

  • PLL和VCO之间的物理距离降低了交叉耦合效应,使输出端的干扰杂散信号最小化。

  • 如果环路中的一个芯片损坏,只需更换较少的元件。

分立解决方案在频率合成器行业长期处于优势地位,但它也有缺点。一个主要问题是:为了容纳两个芯片及其所有支持元件,分立解决方案需要大量板空间。这导致终端产品尺寸较大且成本较高。

分立解决方案的另一个主要问题是传统VCO的输出频率范围较窄。典型VCO带宽为50 MHz至500 MHz;虽然可以达到2 GHz左右,但这需要基于运算放大器的有源滤波器。对任何希望实现更宽频率范围的人来说,这都是一个重大挑战。为了创建频率范围更宽的合成器,需要多个PLL、VCO、支持元件、滤波、开关和电源!这会使设计的板空间和成本呈指数式增加。分立解决方案不仅会影响板设计,而且涉及大量额外工作,包括为每种器件进行质量评定、开发软件及库存管理。

大约10年前,基于PLL的频率合成器行业有了一次突破。第一代集成式PLL和VCO(PLL/VCO)开始出现在市场上。这一重大发展意味着电路板可以更小,成本可以更低,额外工作可以大幅减少。集成解决方案还意味着VCO架构可以改变,利用一个器件便能实现宽带频率合成器。我们将探讨VCO架构,以及向集成VCO的转变如何开启高性能频率合成器的大门。

传统VCO是很简单的器件——电压施加于VCO的调谐引脚,随即输出某一频率;电压提高,输出频率也提高;电压降低,输出频率也降低。图1所示为GaAs MMIC VCO的调谐电压与输出频率的关系示例——13 V调谐范围需要有源滤波器或带高压电荷泵的PLL。  

图1. 传统VCO——调谐电压与输出频率的关系

集成PLL/VCO解决方案采用的VCO架构虽然是基于传统架构,但有很大的不同。集成PLL/VCO将多个传统VCO集成在一起,产生一个带宽非常宽的VCO。各个VCO——通过接入和断开电容而创建——称为频段。PLL和VCO集成在一个芯片上,因而可实现多频段架构。每次用户希望锁定一个新频率时,器件就会启动VCO校准过程,芯片快速遍历VCO频段,选择一个最适合所需输出频率的频段。一旦选定VCO频段,PLL就会锁定环路,使输出保持在所需频率。

第一代PLL/VCO芯片就有超过4 GHz的带宽!相比之下,分立解决方案只有100 MHz到300 MHz带宽——而且4 GHz频率范围是由一个微小芯片实现的,而不是之前需要的多个PLL、VCO、滤波器和开关。图2所示为一个多频段PLL/VCO的调谐电压与输出频率的关系。本例中,基频VCO输出范围规定为2200 MHz至4400 MHz。VCO输出之后有一组分频器,不过其仍在芯片内部,可将信号分频至最低35 MHz;超过4 GHz带宽就是这样得到的——全部来自单个5 mm × 5 mm封装。

图2. 多频段VCO——调谐电压与输出频率的关系

虽然这一突破性技术大大提高了频率范围,减少了板空间、成本和额外工作,但它仍有缺点,使得集成解决方案不能完全取代分立解决方案。许多应用的最重要性能规格(除了频率范围)是相位噪声。

相位噪声为何如此重要?想象一个信号通过晴朗空气传输的系统。假设在发射天线处发射信号的信噪比为50 dB。这意味着,接收机要接收的信号比发射信号任一侧的噪声(即邻近的更高和更低频率)要强50 dB。假定此信号可以传输10英里,这之后的信号功率将衰变为噪声,传输将丢失。现在,假设频率合成器的相位噪声改善了3 dB。这意味着发射信号的信噪比为53 dB。因此,发射信号功率是先前10英里距离信号的两倍,它在衰变为噪声之前能够传输得更远。更远的传输距离意味着所需的中继器/发射器会更少,成本得以降低。

除了这个通信例子以外,还有来自电子测试与测量领域对相位噪声性能的推动。无论通信行业需要什么样的相位噪声性能,电子测试与测量仪器需要的相位噪声性能只会更高,只有这样才能测量通信协议。

虽然许多解决方案能从分立式转移到集成式——节省数以百万计美元的工艺成本——但第一代PLL/VCO的相位噪声性能还不够好,不适合许多要求低相位噪声的应用。除相位噪声性能外,与很多需要分立PLL和VCO的应用相比,频率范围也相当低。

频率范围问题可通过倍频器和乘法器解决,但这些是高功耗器件,而且会增加解决方案的成本和板空间。

幸运的是,在推出这些集成解决方案的同时,业界便已着手开发新的IC工艺以获得人们强烈期盼的相位噪声和频率范围改善。

此时的舞台已为第二代集成PLL/VCO的亮相做好准备。第二代产品的要求如下:

  • 输出频率大于4.4 GHz。

  • 相位噪声性能可与分立解决方案相比拟。

  • 在单个小封装中集成PLL和VCO。

  • 成本低于分立解决方案。

2014年晚些时候,第二代集成PLL/VCO正式登场。市场上开始出现超过10 GHz输出频率范围的产品,其相位噪声堪比分立VCO,采用5 mm × 5 mm封装,价格低于类似的分立PLL和VCO解决方案(但其频率范围要窄得多)。

例如,ADI公司的ADF4355系列实现了第二代的所有要求:

  • 输出频率从50 MHz到13.6 GHz (一个端口≤6.8 GHz,另一个端口≤6.8 GHz)。

  • 相位噪声:

  • 传统分立VCO在10 GHz时:–110 dBc/Hz (100 kHz偏移)和–135 dBc/Hz (1 MHz偏移)。分立VCO用频率范围换取相位噪声性能。

  • ADF4355系列在10 GHz时:–106.5 dBc/Hz (100 kHz偏移)和–130 dBc/Hz (1 MHz偏移)。

  • 5 mm × 5 mm LFCSP封装。

  • 价格随器件而异,但成本低于分立解决方案。

现在,用户不仅可享有分立解决方案的相位噪声性能好处,还能获得集成解决方案的所有其他好处。更有利的是,PLL技术在这些年中也得到了发展,因此,第二代PLL/VCO器件的PLL性能也有很多改善。

对于第一代PLL/VCO,PLL模块的最大鉴频鉴相器(PFD)频率在32 MHz左右,小数N分频器的分辨率在12位左右。这种组合意味着典型通道分辨率在数十kHz。第二代PLL/VCO的最大PFD频率大于100 MHz,小数N分频器的分辨率为25位,甚至高达49位。这主要有两个好处——PFD频率越高,PLL相位噪声就越低(PFD频率每提高一倍,N分频器便可减半,N分频器噪声分布相应地降低3 dB);25位甚至更高的分辨率支持精密频率生成和亚Hz频率步进(频率分辨率)。

杂散性能

集成PLL/VCO有一个重要方面需要讨论。上文指出了分立解决方案的一个优点,那就是两个芯片之间的物理隔离降低了PLL与VCO之间的交叉耦合,从而降低了干扰杂散信号的功率。当集成PLL和VCO时,杂散性能不可避免会下降。市场上的某些器件设法将此性能下降保持在非常低的水平,使PLL/VCO具有令人吃惊的良好杂散性能—— HMC830就是一例。其他PLL/VCO器件需要采取一些额外措施来改善杂散水平,以便支持某些高性能产品。

改变PFD频率以消除整数边界杂散

一种技术是利用频率规划算法改变PLL的PFD频率。这样可以将PFD模块引起的杂散信号转移到不会造成较大影响的区域,从而在事实上消除杂散。相关详细信息请参阅“分析、优化和消除集成VCO的锁相环在高达13.6 GHz处的整数边界杂散”一文。

隔离PLL和VCO

如上所述,PLL和VCO电路紧密靠近可能引起不需要的耦合。为解决这一问题,可使用双芯片解决方案将PLL和VCO电路从物理上隔离开来。这样既能获得分立解决方案的低杂散信号优势,又能享有集成解决方案的宽输出频率优势。

ADI公司分立小数N分频PLL产品系列中的HMC704非常适合这一任务。在这种解决方案中,VCO输出信号之一(ADF4355系列全部都有两路输出)馈送到HMC704(对此信号使用可选的10 dB衰减器可进一步降低杂散水平)。ADF4355 PLL最初用于完成VCO校准并锁定所需频率。然后可关闭ADF4355 PLL部分,即让电荷泵处于三态并使计数器保持复位状态,从而消除PLL中的所有杂散,而HMC704将使环路保持锁定。这样做有多方面好处:

  • 使用非VCO所在芯片中的PLL可降低杂散功率。

  • HMC704的固有杂散性能优于ADF4355 PLL——因此,杂散进一步降低。

  • HMC704的归一化相位噪底低于ADF4355 PLL——因此,频率合成器输出端的噪声更低。

为使环路闭合,HMC704电荷泵输出连接到一个环路滤波器。环路滤波器输出必须连接到ADF4355 VTUNE引脚。当环路锁定时,HMC704仅用作PLL,ADF5355仅用作VCO。要完全消除ADF4355 PLL中的杂散,当ADF4355 PLL不使用时,必须将ADF4355参考输入引脚接地。幸运的是,这在HMC704中很容易做到。HMC704有一个通用输出(GPO)引脚——此引脚可直接连到ADF4355参考输入引脚。当ADF4355需要参考信号时(用于VCO校准),HMC704可将其参考信号路由到GPO引脚;当没必要将ADF4355参考输入引脚接地时,可设置HMC704通过GPO引脚输出GND。图3显示的便是这种电路。

图3.利用外部HMC704 PLL锁定ADF4355以改善杂散性能

ADI公司推出了四款具有第二代PLL/VCO性能的重要器件——ADF4355系列。该系列有四款器件:其中三款非常相似,仅频率范围不同;第四款是低功耗版本。

  • ADF4355-2:集成式PLL/VCO,输出53 MHz至4400 MHz。

  • ADF4355:集成式PLL/VCO,输出53 MHz至6800 MHz。

  • ADF5355:集成式PLL/VCO,输出53 MHz至13,600 MHz。

  • ADF4355-3:低功耗集成式PLL/VCO,输出51 MHz至6600 MHz。

原文标题:集成压控振荡器锁相环能否取代分立式方案?

文章出处:【微信号:gh_f97d2589983b,微信公众号:射频百花潭】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

最大功率点跟踪功能的C2000太阳能直流/直流转换器

描述     此设计是具有最大功率点跟踪 (MPPT) 功能的数字控制的太阳能直流/直流转换器,适用于中央式或串式太阳...

发表于 11-16 17:06 161次 阅读
最大功率点跟踪功能的C2000太阳能直流/直流转换器

电子鼻传感器的应用设计

  电子鼻是利用气体传感器阵列的响应图案来识别气味的电子系统,它可以在几小时、几天甚至数月的时间内连续地、实时地监测特定...

发表于 11-14 16:45 75次 阅读
电子鼻传感器的应用设计

我可以使用PLL,片上RAM等基本IP作为生产用途吗?

我买了一个ArriaV StarterKit,有一个完整版许可Quartus II订阅版。 它的到期时间是2024年3月。 我可以使用来自或用于商...

发表于 11-13 11:20 30次 阅读
我可以使用PLL,片上RAM等基本IP作为生产用途吗?

请问在射频走线上串联0欧姆的电阻不会对射频信号造成影响吗?

有个问题想请教一下,最近在进行PLL电路的设计,看到ADF4350的参考设计上最后的RF输出支路上有0欧姆的电阻存在,请问在射...

发表于 11-13 09:16 73次 阅读
请问在射频走线上串联0欧姆的电阻不会对射频信号造成影响吗?

AD9957内部锁相环PLL失锁

工程师朋友,你好:               我的AD9957使用外部10MHz参考信号,内部使用...

发表于 11-12 09:21 31次 阅读
AD9957内部锁相环PLL失锁

请问PLL电路设计中,串联0欧姆电阻会影响射频信号吗

最近在进行PLL电路的设计,看到ADF4350的参考设计上最后的RF输出支路上有0欧姆的电阻存在,请问在射频走线上串联0欧姆的...

发表于 11-09 09:26 51次 阅读
请问PLL电路设计中,串联0欧姆电阻会影响射频信号吗

ADF4002的配置

ADF4002特性 相位检测 频率合成 400Mhz 带宽 104Mhz 频率相位检测 调试说明:      &n...

发表于 11-08 09:13 72次 阅读
ADF4002的配置

AD9516-3时钟芯片配置输出频率有偏差

特性: VCO频率范围:1750Mhz~2250Mhz,6对LVPECL(最大输出频率1.6Ghz)输出和4对LVDS输出(800Mhz)。 内部结...

发表于 11-08 09:11 44次 阅读
AD9516-3时钟芯片配置输出频率有偏差

使用PSoC5实现定制锁相环(PLL)

你好, 下面提供的是模拟锁相环(PLLYSCM)的自定义实现。 器件采用相位频率检测器(PFD)作为相位比较器和基于开关...

发表于 11-07 17:06 57次 阅读
使用PSoC5实现定制锁相环(PLL)

如何同时为CM4+使用150MHz时钟用于CM4和100MHz时钟?

你好, 我想使用最高性能的PSoC 6。这意味着我想表现为PSOC 6与150 MHz的CM4和100MHz的CM0+。但是最大的速度是1...

发表于 11-07 17:03 73次 阅读
如何同时为CM4+使用150MHz时钟用于CM4和100MHz时钟?

如何进行FPGA设计FPGA设计向导资料免费下载

1.考虑器件的资源,包括LE,ram资源,硬件乘法器,PLL,全局时钟网络等。 总体来说,对于FPG....

发表于 11-02 17:18 50次 阅读
如何进行FPGA设计FPGA设计向导资料免费下载

主从板与时钟同步的详细介绍同步时钟系统设计的资料概述

我们系统中,主板与从板之间通过交换网片的HW0、HW4互连,要使主板与从板的交换网之间能够正常交换,....

发表于 10-30 11:36 26次 阅读
主从板与时钟同步的详细介绍同步时钟系统设计的资料概述

用FPGA设计一阶全数字锁相环的方法

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的....

的头像 电子设计 发表于 10-25 09:17 912次 阅读
用FPGA设计一阶全数字锁相环的方法

PCIe是什么?PCIe标准和PCIe布线规则总结概述

PCI-Express(peripheral component interconnect expr....

的头像 奈因PCB电路板设计 发表于 10-03 12:55 702次 阅读
PCIe是什么?PCIe标准和PCIe布线规则总结概述

反馈控制电路的三种基本形式及工作原理的介绍和实例说明免费下载

 为了提高通信和电子系统的性能指标,或者实现某些特定的要求,必须采用自动控制方式。由此,各种类型的反....

发表于 09-28 16:04 130次 阅读
反馈控制电路的三种基本形式及工作原理的介绍和实例说明免费下载

零延迟时钟频率合成器技术应用分解

零延迟指的是时钟频率合成器能够提供与时钟参考源边沿对齐的输出信号,其应用包括许多同步系统,如SONE....

的头像 电子设计 发表于 09-04 09:41 681次 阅读
零延迟时钟频率合成器技术应用分解

RF2051集成射频混频器的高性能宽带射频PLL和VCO的应用和数据免费下载

RF2051是具有集成本地振荡器(LO)产生和一对RF混频器的低功率、高性能、宽带RF频率转换芯片。....

发表于 08-31 11:26 67次 阅读
RF2051集成射频混频器的高性能宽带射频PLL和VCO的应用和数据免费下载

LMX2491 具有斜坡/线性调频脉冲生成功能的 6.4GHz 低噪声分数 N PLL

LMX2491器件是一款具有斜坡/线性调频生成功能的低噪声6.4GHz宽带Δ-Σ分数N PLL。它由一个相位频率检测器,可编程电荷泵以及适用于外部VCO的高频输入组成.LMX2491广泛支持各类灵活的斜坡功能,包括FSK,PSK和多达8段的可配置分段线性FM调制配置文件。该器件具有精密PLL分辨率和快速斜升功能,相位检测器速率高达200MHz.LMX2491允许读回其任一寄存器.LMX2491可由3.3V单电源供电运行。此外,该器件支持电压高达5.25V的电荷泵,无需使用外部放大器即可提供相位噪声性能得到改善的简易解决方案。 特性 -227dBc /Hz标准化锁相环(PLL)噪声 500MHz至6.4GHz宽带PLL 3.15V至5.25V电荷泵PLL电源 多用途斜坡/超宽带信号源生成功能 200MHz最大相位检测器频率 频率移键控/相移键控(FSK /PSK)调制引脚 数字锁检测 3.3V单电源供电 < small>所有商标均为其各自所有者的财产。 参数 与其它产品相比 RF PLL 与合成器   Output Frequency (Min) (MHz) Output Frequency (Max) (MHz) Normalized PLL Phase Noise (dBc/Hz) 1/f Noise (10 kHz offset a...

发表于 08-10 16:40 83次 阅读
LMX2491 具有斜坡/线性调频脉冲生成功能的 6.4GHz 低噪声分数 N PLL

LMX2595 具有相位同步功能且支持 JESD204B 的 10MHz - 19GHz 宽带射频合成器

LMX2595高性能宽带合成器可生成10MHz至19GHz范围内的任何频率。集成加倍器用于生成15GHz以上的频率。品质因数为-236dBc /Hz的高性能PLL和高相位检测器频率可实现非常低的带内噪声和集成抖动。高速N分频器没有预分频器,从而显着减少了杂散的振幅和数量。还有一个可减轻整数边界杂散的可编程输入乘法器。 LMX2595允许用户同步多个器件的输出,并可在输入和输出之间确定需要延迟的情况下应用。频率斜升发生器可在自动斜坡生成选项或手动选项中最多合成2段斜坡,以实现最大的灵活性。通过快速校准算法可将频率加快至20μs以上.LMX2594增添了对生成或重复SYSREF(符合JESD204B标准)的支持,使其成为高速数据转换器的理想低噪声时钟源。此配置中提供了精细的延迟调节(9ps分辨率),以解决板迹线的延迟差。 LMX2595中的输出驱动器在载波频率为15GHz时提供高达7dBm的输出功率。该器件采用单个3.3V电源供电,并具有集成的LDO,无需板载低噪声LDO。 特性 10MHz至19GHz输出频率 在100KHz偏移和15GHz载波的情况下具有-110dBc /Hz的相位噪声 7.5GHz时,具有45fs RMS抖动(100Hz至100MHz) 可编程输...

发表于 08-10 16:35 172次 阅读
LMX2595 具有相位同步功能且支持 JESD204B 的 10MHz - 19GHz 宽带射频合成器

LMX2571 LMX2571 采用 FSK 调制的低功耗合成器

LMX2571 是一款低功耗、高性能、宽带 PLLatinum 射频 (RF) 合成器,该合成器集成了 Δ-Σ 分数 N PLL、多核压控振荡器 (VCO)、可编程输出分压器以及两个输出缓冲器。 VCO 内核的工作频率高达 5.376GHz,持续输出频率范围为 10MHz 至 1344MHz。 该合成器还可搭配外部 VCO 使用。 在此配置下,需使用专用的 5V 电荷泵和输出分压器。 该合成器还包含一个独特的可编程乘法器,有助于去除毛刺,即使毛刺落在整数边界,系统也仍能够使用任一通道。 其输出具有 SPDT 开关,可用作 FDD 无线电应用中的发送/接收开关。 并且可同时导通两个开关,以便同时提供双输出。 LMX2571 通过编程或相应引脚来支持直接数字 FSK 调制。 该器件支持离散电平 FSK、脉冲成形 FSK 以及模拟 FM 调制。 该器件采用了一项全新的 FastLock 技术,即使在外部 VCO 与窄带回路滤波器搭配使用时,用户也能够在不到 1.5ms 的时间内从一个频率切换至另一频率。 特性 输出频率范围:10MHz 至 1344MHz 低相位噪声和毛刺 12.5kHz 偏移 @ 480MHz 时为 –123dBc/Hz 1MHz 偏移 @ 480MHz 时为 –145dBc/Hz 标准化锁相环 (PLL) 噪...

发表于 08-10 16:34 124次 阅读
LMX2571 LMX2571 采用 FSK 调制的低功耗合成器

LMX2572 6.4GHz 低功耗宽带射频合成器

LMX2572是一款低功耗,高性能的宽带合成器,无需使用内部倍频器即可产生12.5 MHz至6.4 GHz的任何频率。 PLL可提供出色的性能,而单个3.3 V电源仅消耗75 mA电流。 对于数字移动无线电(DMR)和无线麦克风等应用,LMX2572支持FSK调制。支持离散电平FSK和脉冲整形FSK。通过编程或引脚可实现直接数字FSK调制。 LMX2572允许用户同步多个器件的输出,并允许需要输入和输出之间确定性延迟的应用。提供了一个选项,以精细粒度调整相位,以解决板上或设备内的延迟不匹配问题。频率斜坡发生器可以在自动斜坡发生选项或手动选项中合成最多2段斜坡,以获得最大的灵活性。快速校准算法允许更频率超过20μs。 LMX2572还支持生成或重复SYSREF(符合JESD204B标准),使其成为用于时钟高速数据转换器的理想低功耗,低噪声时钟源。此配置提供精细延迟调整,以解决电路板走线的延迟差异。 LMX2572集成了3.3V单电源的LDO,因此无需板载低噪声LDO。 < p> 特性 输出频率:12.5 MHz至6.4 GHz 低功耗:3.3 V电源时为75 mA -106-dBc /Hz具有6.4-GHz载波的100-kHz偏移时的相位噪声 PLL品质因数:-232 dB...

发表于 08-10 16:11 102次 阅读
LMX2572 6.4GHz 低功耗宽带射频合成器

LMX2594 具有相位同步功能且支持 JESD204B 的 15GHz 宽带 PLLatinum 射频合成器

LMX2594 是一款高性能宽带合成器,可在不使用内部加倍器的情况下生成 10MHz 至 15GHz 范围内的任何频率,因而无需使用分谐波滤波器。品质因数为 -236dBc/Hz 的高性能 PLL 和高相位检测器频率可实现非常低的带内噪声和集成抖动。高速 N 分频器没有预分频器,从而显著减少了杂散的振幅和数量。还有一个可减轻整数边界杂散的可编程输入乘法器。LMX2594 允许用户同步多个器件的输出,并可在 输入和输出之间确定需要延迟的情况下 应用。频率斜升发生器可在自动斜坡生成选项或手动选项中最多合成 2 段斜坡,以实现最大的灵活性。通过快速校准算法可将频率加快至 20µs 以上。LMX2594 增添了对生成或重复 SYSREF(符合 JESD204B 标准)的支持,使其成为高速数据转换器的理想低噪声时钟源。此配置中提供了精细的延迟调节(9ps 分辨率),以解决板迹线的延迟差异。 LMX2594 中的输出驱动器在载波频率为 15GHz 时提供高达 7dBm 的输出功率。该器件采用单个 3.3V 电源供电,并具有集成的 LDO,无需板载低噪声 LDO。 特性 10MHz至15GHz输出频率 在100KHz偏移和15GHz载波的情况下具有-110dBc /Hz的相位噪声 7.5GH...

发表于 08-10 15:37 236次 阅读
LMX2594 具有相位同步功能且支持 JESD204B 的 15GHz 宽带 PLLatinum 射频合成器

LMX2592 LMX2592 具有集成 VCO 的宽带频率合成器

LMX2592是一款集成了VCO的低噪声宽带射频PLL,支持的频率范围为20MHz至9.8GHz。该器件支持分数N和整数N模式,具有一个32位分数分频器,支持选择合适的频率。其积分噪声为49fs(对于6GHz输出),是理想的低噪声源。该器件融入了一流的PLL和VCO积分噪声与集成的低压线性稳压器(LDO),从而无需高性能系统中的多个分立器件。 该器件可接受高达1.4GHz的输入频率,与分频器及可编程低噪声乘法器相结合,可灵活设置频率。附加的可编程低噪声乘法器可帮助用户减轻整数边界杂散的影响。在分数N模式下,该器件可将输出相位调整32位分辨率。对于需要快速频率变化的应用,该器件支持耗时小于25μs的快速校准选项。 使用一个3.3V电源即可能实现此性能。该器件支持2个差分输出,这两个输出也可灵活配为单端输出。用户可选择将其中一个编程为从VCO(或倍压器)输出,另一个从通道分配器输出。若不想使用,可分别禁用每个输出。 特性 输出频率范围为20-9800MHz 相位噪声性能行业领先 VCO相位噪声:在1MHz偏移时为-134.5 dBc /Hz(对于6GHz输出) 标准化锁相环(PLL)噪底:-231dBc /Hz 标准化PLL闪烁噪声: - 126dB...

发表于 08-10 14:45 129次 阅读
LMX2592 LMX2592 具有集成 VCO 的宽带频率合成器

LMX2581E LMX2581E 具有集成 VCO 的宽带频率合成器

LMX2581E是一款低噪声宽带频率合成器,其集成有Δ-Σ分数N锁相环(PLL),多核VCO,可编程输出分频器以及两个差动输出缓冲器.VCO的频率范围为1880MHz至3800MHz,既可以直接发送至输出缓冲器,也可以进行2至38范围内的分频。每个缓冲器在2700MHz频率下都能够提供-3dBm至+ 12dBm范围内的输出功率。该器件集成有低噪声,低压降稳压器(LDO),用于实现出色的抗扰度和稳定性能。 该合成器是一款高度可编程的器件,用户可通过编程来优化其性能。在分数模式下,分母和调制器阶数均可编程,并且还可以配置抖动。用户还能够直接指定VCO内核或者完全旁路掉内部VCO。最后,该器件还包含许多便捷功能,例如断电,快速锁定,自动静音以及锁定检测。所有寄存器均可通过简单的3线接口进行编程,并且还提供读回功。 LMX2581E通过3.3V单电源供电运行,并且采用32引脚5.0mm×5.0mm 超薄型四方扁平无引线(WQFN)封装。 特性 输出频率:50MHz至3800MHz 输入时钟频率高达900MHz 相位检测器速率高达200MHz 支持分数和整数两种模式 标准化锁相环(PLL)相位噪声为-229dBc /Hz 标准化PLL 1 /f噪声为-120.8dBc /Hz ...

发表于 08-10 14:44 71次 阅读
LMX2581E LMX2581E 具有集成 VCO 的宽带频率合成器

MS1100-P111气体传感器的详细中文资料免费下载

MS1100-P111传感器模块选用MS1100为核心传感器探头,MS1100是一款原装进口的半导体....

发表于 08-09 08:00 120次 阅读
MS1100-P111气体传感器的详细中文资料免费下载

晶体振荡器存在于芯片中? 晶体振荡器应用汇总

为系统提供基本时钟信号。通常,一个系统共享一个晶体振荡器,以便于所有部件的同步。一些通信系统的基本频....

发表于 08-07 08:31 183次 阅读
晶体振荡器存在于芯片中? 晶体振荡器应用汇总

LMX2582 LMX2582 高性能、宽带 PLLatinum RF 合成器

LMX2582是一款集成了VCO的低噪声宽带射频PLL,支持的频率范围为20MHz至5.5GHz。该器件支持分数N和整数N模式,具有一个32位分数分频器,支持选择合适的频率。其积分噪声为47fs(对于1.8GHz输出),是理想的低噪声源。该器件融入了一流的PLL和VCO积分噪声与集成的低压线性稳压器(LDO),从而无需高性能系统中的多个分立器件。 该器件可接受高达1.4GHz的输入频率,与分频器及可编程低噪声乘法器相结合,可灵活设置频率。附加的可编程低噪声乘法器可帮助用户减轻整数边界杂散的影响。在分数N模式下,该器件可将输出相位调整32位分辨率。对于需要快速频率变化的应用,该器件支持耗时小于25μs的快速校准选项。 使用一个3.3V电源即可能实现此性能。该器件支持2个差分输出,这两个输出也可灵活配置为单端输出。用户可选择将其中一个编程为从VCO输出,另一个从通道分配器输出。若不想使用,可分别禁用每个输出。 特性 输出频率范围为 20-5500MHz相位噪声性能行业领先 VCO 相位噪声:在 1MHz 偏移时为 –144.5 dBc/Hz(对于 1.8GHz 输出)标准化锁相环 (PLL) 噪底:–231dBc/Hz标准化 PLL 闪烁噪声:-126dBc/Hz4...

发表于 08-06 17:23 117次 阅读
LMX2582 LMX2582 高性能、宽带 PLLatinum RF 合成器

LMX2492 LMX2492 高性能 PLL

LMX2492 /92-Q1是一款具有斜坡和超宽带信号源发生功能的14GHz宽频带三角积分分数N分频PLL。它由一个LMT2492 /92-Q1支持宽范围且灵活的斜升功能类(斜坡能力等级),其中包括FSK,PSK和高达8 LMX2492 /92-Q1的任何一个寄存器均可被回读。字段的可配置分段线性FM调制系统配置。 -Q1可由单个3.3V电源供电运行。而且,对于电压泵达5.25V的电荷泵的支持能够免除对于外部放大器的需要,从而获得一个具有更佳相位噪声性能的更简单解决方案。 < /DIV> 特性 -227dBc /Hz标题PLL噪声 500MHz - 14GHz宽频带PLL 3.15 -5.25V电荷泵PLL电源 多用途斜坡/超宽带信号源发生 最大相位检测器频率200MHz 频移键控/相移键控(FSK /PSK)调制引脚 数字锁检测 单个3.3V电源 汽车用125°C Q100 1级认证 非汽车用(LMX2492)选项 应用范围 汽车用调频连续波(FMCW)雷达 军用雷达 微波回程 测试和测量 卫星通信 无线基础设施 针对高速模数转换器(ADC)/数模转换器(DAC)的采样时钟 所有商标均为其各自所有者的财产。 参数 与其它产品相比 RF PLL 与合成器   Output Frequenc...

发表于 08-06 17:21 71次 阅读
LMX2492 LMX2492 高性能 PLL

LMX2492-Q1 具有斜坡生成功能的高性能 PLL

LMX2492 /92-Q1是一款具有斜坡和超宽带信号源发生功能的14GHz宽频带三角积分分数N分频PLL。它由一个LMT2492 /92-Q1支持宽范围且灵活的斜升功能类(斜坡能力等级),其中包括FSK,PSK和高达8 LMX2492 /92-Q1的任何一个寄存器均可被回读。字段的可配置分段线性FM调制系统配置。 -Q1可由单个3.3V电源供电运行。而且,对于电压泵达5.25V的电荷泵的支持能够免除对于外部放大器的需要,从而获得一个具有更佳相位噪声性能的更简单解决方案。 < /DIV> 特性 -227dBc /Hz标题PLL噪声 500MHz - 14GHz宽频带PLL 3.15 -5.25V电荷泵PLL电源 多用途斜坡/超宽带信号源发生 最大相位检测器频率200MHz 频移键控/相移键控(FSK /PSK)调制引脚 数字锁检测 单个3.3V电源 汽车用125°C Q100 1级认证 非汽车用(LMX2492)选项 应用范围 汽车用调频连续波(FMCW)雷达 军用雷达 微波回程 测试和测量 卫星通信 无线基础设施 针对高速模数转换器(ADC)/数模转换器(DAC)的采样时钟 所有商标均为其各自所有者的财产。 参数 与其它产品相比 RF PLL 与合成器   Output Frequenc...

发表于 08-06 17:19 69次 阅读
LMX2492-Q1 具有斜坡生成功能的高性能 PLL

LMX2485Q-Q1 用于射频个人通信的汽车类 Δ-Σ 低功率双路 PLL

LMX2485Q-Q1是一款带有辅助性整数N PLL的低功耗,高性能Δ-Σ分数N PLL。该器件采用TI高级工艺制造。 凭借Δ-Σ架构,低偏移频率下的分数杂波被推至回路带宽之外的更高频率。将杂波和相位噪声能量推至更高频率的能力是调制器阶数功能的直接体现。与模拟补偿不同,LMX2485Q-Q1采用的数字反馈技术对于温度变化和晶圆制造工艺变化的抗扰度较高.LMX2485Q-Q1Δ-Σ调制器经编程最高可达四阶,允许设计人员根据需要选择最优调制器阶数,从而满足系统对于相位噪声,杂波和锁定时间的要求。 对LMX2485Q-Q1进行编程的串行数据通过三线制高速(20MHz)MICROWIRE接口进行传输.LMX2485Q-Q1提供精确的频率分辨率,低杂波,快速编程以及改变频率的单字写入功能。这使其成为直接数字调制应用的理想选择。此类应用的N计数器通过信息直接调制.LMX2485Q-Q1采用4.0mm×4.0mm×0.8mm 24引脚超薄型四方扁平无引线(WQFN)封装。 特性 实现低分频系数分频的四模预分频器 射频(RF)锁相环(PLL ):8/9/12/13或16/17/20/21 中频(IF)PLL:8/9或16/17 < li>高级Δ-Σ分频补偿 12位或22位可选分频模量 最高可...

发表于 08-06 17:13 149次 阅读
LMX2485Q-Q1 用于射频个人通信的汽车类 Δ-Σ 低功率双路 PLL

LMX2581 具有集成 VCO 的宽带频率合成器

LMX2581是一款低噪声宽带频率合成器,其集成有Δ-Σ分数N PLL,多核VCO,可编程输出分频器以及两个差动输出缓冲器.VCO的频率范围为1880MHz至3760MHz,既可以直接发送至输出缓冲器,也可以进行2至38范围内的分频。每个缓冲器在2700MHz频率下都能够提供-3dBm 该合成器是一款高度可编程的器件,用户可分过模态下,分母和调制器阶数均可编程,并且还可以配置抖动。用户还能够直接指定许多便捷功能,例如断电,快速锁定,自动静音以及锁定检测。所有寄存器均可通过简单的3线接口进行编程,并且还提供读回功能。 LMX2581通过3.3V电源供电运行,并且采用32引脚5.0毫米×5.0毫米 超薄型四方扁平无引线(WQFN)封装。 特性 输出频率:50MHz至3760MHz 输入时钟频率高达900MHz 相位检测器速率高达200MHz 支持分数和整数两种模式 标准化锁相环(PLL)相位噪声为-229dBc /Hz 标准化PLL 1 /f噪声为-120.8dBc /Hz 对于2.5GHz载波,1MHz偏移时的压控振荡器(VCO)相位噪声为-137dBc /Hz 整数模式下的抖动为 可编程的分数分母输出功率 可编程的32级电荷泵电流 提供相应的可编程选项以使用外部VCO 数字锁定...

发表于 08-06 17:12 83次 阅读
LMX2581 具有集成 VCO 的宽带频率合成器

TRF3765 具有集成式 VCO 和最多 8 个输出的 300M-4800MHz 低噪声整数 N/分数 N PLL

TRF3765 是一款宽频带整数 N/分数 N 频率合成器,此合成器具有集成的、宽频带压控振荡器 (VCO)。 可编程输出分压器可实现 300MHz 至 4.8GHz 频率范围的连续覆盖。 4 个单独的差分、开集 RF 输出可在无需外部分离器的情况下并行驱动多个器件。 TRF3765 也接受外部 VCO 输入信号,并且可通过一个可编程控制输出来实现开/关控制。 为了实现最大灵活性和宽基准频率范围,设定宽范围分压比设置,并且可使用一个芯片外环路滤波器。 TRF3765 采用 RHB-32 四方扁平无引线 (QFN) 封装。 特性 输出频率:300MHz至4.8GHz 低噪声VCO:-133dBc /Hz (1MHz偏移,f 输出 = 2.65GHz) 13/16位基准/反馈分压器 25位分数N和整数N PLL 低均方根(RMS)抖动:0.35ps 输入基准频率范围: 0.5MHz至350MHz 可编程1/2/4/8分输出 4个差分LO输出 具有可编程VCO开/关控制的外部VCO输入 参数 与其它产品相比 RF PLL 与合成器   Output Frequency (Min) (MHz) Output Frequency (Max) (MHz) Normalized PLL Phase Noise (dBc/Hz) 1/f Noise (10 kHz offset at 1 GHz ...

发表于 08-06 17:10 56次 阅读
TRF3765 具有集成式 VCO 和最多 8 个输出的 300M-4800MHz 低噪声整数 N/分数 N PLL

CDCE937-Q1 具有 2.5V 或 3.3V LVCMOS 输出的汽车类可编程 3-PLL VCXO 时钟合成器

CDCE937-Q1和CDCEL937-Q1器件是基于模块化,锁相环(PLL)的可编程时钟合成器。这些器件提供灵活的可编程选项,如输出时钟,输入信号和控制引脚,因此用户可以根据自己的规格配置CDCEx937-Q1。 CDCEx937-Q1最多可生成七个从单个输入频率输出时钟,以实现电路板空间和成本节省。此外,通过多个输出,时钟发生器可以用一个时钟发生器替换多个晶体。这使得该设备非常适用于ADAS中信息娱乐和相机系统中的主机和远程信息处理应用,因为这些平台正在发展为更小,更具成本效益的系统。 此外,每个输出都可以在系统中编程通过集成的可配置PLL实现高达230 MHz的任何时钟频率。 PLL还支持具有可编程下行和中心扩展的扩频时钟(SSC)。这提供了更好的电磁干扰(EMI)性能,使客户能够通过CISPR-25等行业标准。 使用三个用户定义的控制引脚访问频率编程和SSC的定制。这消除了控制时钟的额外接口要求。还可以根据用户的需要定义特定的上电和断电序列。 特性 符合汽车应用要求 AEC-Q100符合以下结果: 设备温度等级1:-40°C至125°C环境工作温度范围 器件HBM ESD分类等级2 器件CDM ESD分类等级C4...

发表于 08-06 17:09 45次 阅读
CDCE937-Q1 具有 2.5V 或 3.3V LVCMOS 输出的汽车类可编程 3-PLL VCXO 时钟合成器

TRF3761-A Low Noise Integer N PLL Frequency Synthesizer With Integrated VCO

TRF3761是一系列高性能,高度集成的频率合成器,针对高性能应用进行了优化。 TRF3761包括一个低噪声,压控振荡器(VCO)和一个整数N PLL。 TRF3761集成了1,2或4分频选项,可实现更灵活的输出频率范围。它通过3线串行编程接口(SPI)接口控制。对于功耗敏感的应用,TRF3761可以通过SPI接口断电或通过chip_en引脚2外部断电。 特性 完全集成的VCO 低相位噪声:-137dBc /Hz(600kHz,f VCO 1.9GHz) 低噪声基底:10MHz偏移时-158dBc /Hz 整数N PLL 输入参考频率范围: 10MHz至104MHz VCO频率除以2-4输出 输出缓冲器使能引脚 可编程充电泵电流 硬件和软件掉电 3线串行接口 单电源:4.5V至5.25V操作 参数 与其它产品相比 RF PLL 与合成器   Output Frequency (Min) (MHz) Output Frequency (Max) (MHz) Normalized PLL Phase Noise (dBc/Hz) Current Consumption (mA) VCC (V) Integrated VCO Pin/Package   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQ...

发表于 08-06 17:08 38次 阅读
TRF3761-A Low Noise Integer N PLL Frequency Synthesizer With Integrated VCO

CDCE949-Q1 具有 2.5V 或 3.3V LVCMOS 输出的可编程 4 PLL VCXO 时钟合成器

CDCE949是基于模块化PLL的低成本高性能可编程时钟合成器,乘法器和分频器。它可以从单个输入频率生成多达9个输出时钟。每个输出都可以在系统内进行编程,适用于高达230 MHz的任何时钟频率,最多可使用四个独立的可配置PLL。 CDCE949具有独立的输出电源引脚,V DDOUT , 2.5 V至3.3 V。 输入接受外部晶振或LVCMOS时钟信号。如果使用外部晶振,片上负载电容适用于大多数应用。负载电容的值可编程为0至20 pF。此外,片内VCXO可选,允许输出频率与外部控制信号同步,即PWM信号。 深M /N分频比允许产生零ppm音频/视频,网络(WLAN,BlueTooth™,以太网,GPS)或接口(USB,IEEE1394,Memory Stick)时钟来自参考输入频率,例如27 MHz。 所有PLL都支持SSC(传播) -Spectrum Clocking)。 SSC可以是中心传播或向下传播时钟。这是减少电磁干扰(EMI)的常用技术。 基于PLL频率和分频器设置,内部环路滤波器组件会自动调整以实现高稳定性,并优化每个PLL的抖动传递特性。 该器件支持非易失性EEPROM编程,可轻松根据应用定制器件。它预设为出厂默认配置(请参阅默认设备配置部分)...

发表于 08-06 17:07 42次 阅读
CDCE949-Q1 具有 2.5V 或 3.3V LVCMOS 输出的可编程 4 PLL VCXO 时钟合成器

LMX2485E 用于射频个人通信的 Δ-Σ 低功耗双路 PLL

LMX2485器件是一款低功耗,高性能delta-sigma小数N分频PLL,带有辅助整数N分频PLL。该器件采用德州仪器制造??高级过程。 采用delta-sigma架构,较低偏移频率的分数杂散被推到环路带宽之外的较高频率。将杂散和相位噪声能量靠近更高频率的能力是调制器阶数的直接函数。与模拟补偿不同,LMX2485中使用的数字反馈技术可以很好地抵抗温度变化和晶圆处理的变化。 LMX2485 delta-sigma调制器可编程至四阶,允许设计人员选择最佳调制器阶数,以适应系统的相位噪声,杂散和锁定时间要求。 用于编程的串行数据LMX2485通过三线,高速(20 MHz)MICROWIRE接口传输。 LMX2485提供精细的频率分辨率,低杂散,快速编程速度和单字写入以改变频率。这使其成为直接数字调制应用的理想选择,其中N计数器直接用信息调制。 LMX2485采用24引脚4.0×4.0×0.8 mm WQFN封装。 特性 降低分频的四倍模数预分频器 RF PLL:8/9/12/13或16/17/20 /21 IF PLL:8/9或16/17 高级Delta-Sigma分数补偿 12位或22位-Bit可选分数模数 高达4阶可编程Delta-Sigma 调制器 改善锁定时间的功能 使用仅需要单字写入的集成式超时计数器...

发表于 08-06 16:36 28次 阅读
LMX2485E 用于射频个人通信的 Δ-Σ 低功耗双路 PLL

LMX2433 用于射频个人通信的 3.6 GHz/1.7 GHz PLLatinum 双路高频合成器

LMX243x器件采用专有的数字锁相环技术,可为RF和IF压控振荡器提供非常稳定的低噪声控制信号。 RF和IF合成器都包括一个两级可编程电荷泵。 RF和IF PLL均具有专用的快速锁定电路,带有集成的超时计数器,只需单字写入即可上电或改变频率。 LMX243x器件是高性能频率合成器,集成了双通道模数预分频器。可以为5 GHz LMX2434 RF合成器选择32/33或16/17预分频比。可以为LMX2430和LMX2433 RF合成器选择8/9或16/17预分频比。 IF电路包含一个8/9或16/17预分频器。 串行数据通过三线接口(DATA,LE,CLK)传输到器件。低压逻辑接口允许直接连接1.8 V器件。支持2.25 V至2.75 V的电源电压。 特性 低电流消耗 LMX2430(RF /IF):2.8 mA /1.4 mA LMX2433 (RF /IF):3.2 mA /2 mA LMX2434(RF /IF):4.6 mA /2.4 mA 2.25-V至2.75 -V操作 同步/异步掉电 多个PLL选项: LMX2430(RF /IF):3 GHz /0.8 GHz LMX2433(RF /IF):3.6 GHz /1.7 GHz LMX2434(RF /IF):5 GHz /2.5 GHz 可编程充电 - 泵电流水平 RF和IF:1或4 mA...

发表于 08-06 16:34 33次 阅读
LMX2433 用于射频个人通信的 3.6 GHz/1.7 GHz PLLatinum 双路高频合成器

LMX2485 用于射频个人通信的 Δ-Σ 低功耗双路 PLL

LMX2485器件是一款低功耗,高性能delta-sigma小数N分频PLL,带有辅助整数N分频PLL。该器件采用德州仪器制造??高级过程。 采用delta-sigma架构,较低偏移频率的分数杂散被推到环路带宽之外的较高频率。将杂散和相位噪声能量靠近更高频率的能力是调制器阶数的直接函数。与模拟补偿不同,LMX2485中使用的数字反馈技术可以很好地抵抗温度变化和晶圆处理的变化。 LMX2485 delta-sigma调制器可编程至四阶,允许设计人员选择最佳调制器阶数,以适应系统的相位噪声,杂散和锁定时间要求。 用于编程的串行数据LMX2485通过三线,高速(20 MHz)MICROWIRE接口传输。 LMX2485提供精细的频率分辨率,低杂散,快速编程速度和单字写入以改变频率。这使其成为直接数字调制应用的理想选择,其中N计数器直接用信息调制。 LMX2485采用24引脚4.0×4.0×0.8 mm WQFN封装。 特性 降低分频的四倍模数预分频器 RF PLL:8/9/12/13或16/17/20 /21 IF PLL:8/9或16/17 高级Delta-Sigma分数补偿 12位或22位-Bit可选分数模数 高达4阶可编程Delta-Sigma 调制器 改善锁定时间的功能 使用仅需要单字写入的集成式超时计数器...

发表于 08-06 14:58 32次 阅读
LMX2485 用于射频个人通信的 Δ-Σ 低功耗双路 PLL

LMX2487 具有 3.0 GHz 整数 PLL 的 1 至 6 GHz Δ-Σ 低功耗双路 PLLatinum 频率合成器

LMX2487器件是一款低功耗,高性能delta-sigma小数N分频PLL,带有辅助整数N分频PLL。它采用TI先进的工艺制造。 采用delta-sigma架构,较低偏移频率的分数杂散被推到环路带宽之外的较高频率。将杂散和相位噪声能量靠近更高频率的能力是调制器阶数的直接函数。与模拟补偿不同,LMX2487中使用的数字反馈技术可以很好地抵抗温度变化和晶圆处理的变化。 LMX2487 delta-sigma调制器可编程至四阶,允许设计人员选择最佳调制器阶数,以适应系统的相位噪声,杂散和锁定时间要求。 用于编程的串行数据LMX2487通过三线,高速(20 MHz)MICROWIRE接口传输。 LMX2487提供精细的频率分辨率,低杂散,快速编程速度和单字写入以改变频率。这使其成为直接数字调制应用的理想选择,其中N计数器直接用信息调制。 LMX2487采用24引脚4.0×4.0×0.8 mm WQFN封装。 特性 降低分频的四倍模数预分频器 RF PLL:16/17/20/21或32/33/36 /37 IF PLL:8/9或16/17 高级Delta Sigma分数补偿 12位或22-位可选分数模数 高达4阶可编程Delta-Sigma 调制器 改进锁定时间 快速锁定/循环减少单个 - 减去单词写入以改变频率 集成超...

发表于 08-03 18:25 62次 阅读
LMX2487 具有 3.0 GHz 整数 PLL 的 1 至 6 GHz Δ-Σ 低功耗双路 PLLatinum 频率合成器

工业园区污染气体VOC监测系统应用特点概述

BYQL-VOCs08扩散式在线监测仪该仪器是我公司推出的一款不同于BYQL-VOC06,以扩散式为....

发表于 07-27 10:33 1294次 阅读
工业园区污染气体VOC监测系统应用特点概述

RFDM的PNP-1050-L22-G插入式窄带合成器详细资料免费下载

RFDM提供完整的插入式N型合成器(PNPS),用于低噪声频率合成器的应用,包括VCO、PLL、环路....

发表于 07-25 11:30 97次 阅读
RFDM的PNP-1050-L22-G插入式窄带合成器详细资料免费下载

PCB设计中消除电源噪声的方法有哪些?

1、注意板上通孔:通孔使得电源层上需要刻蚀开口以留出空间给通孔通过。而如果电源层开口过大,势必影响信....

的头像 贸泽电子设计圈 发表于 07-21 09:28 1014次 阅读
PCB设计中消除电源噪声的方法有哪些?

全数字锁相环 (ADPLL)设计

PLL电路的特性由环路滤波器决定,因此设计PLL电路时,将其深刻理解为负反馈电路非常重要,稳定的PL....

的头像 国家IC人才培养平台 发表于 07-10 16:06 847次 阅读
全数字锁相环 (ADPLL)设计

如何使用ADRF6820手动频段校准缩短PLL锁定时间

ADRF6820是一款高度集成的解调器和频率合成器,非常适合用于高级通信系统。 它内置一个宽带I/Q....

的头像 人间烟火123 发表于 06-26 17:00 1592次 阅读
如何使用ADRF6820手动频段校准缩短PLL锁定时间

大普通信新推出的高性能PLL芯片,支持任一频率转换及多路输入输出

PLL的最大意义,就是支持任一频率变换和多路输入输出。邱文才解释道,对于通信应用来说,由于历史延续性....

发表于 06-19 09:37 675次 阅读
大普通信新推出的高性能PLL芯片,支持任一频率转换及多路输入输出

符合PCIe 4.0标准的即用型Microchip时钟解决方案的详细中文概述

PCI Express(PCIe)是一种点对点串行通信标准,主要用于消费、计算、服务器和存储应用。从....

发表于 06-13 09:27 129次 阅读
符合PCIe 4.0标准的即用型Microchip时钟解决方案的详细中文概述

激光测距运用了数电、模电、算法实现等技术

数电这块,它跟PLL芯片有关,就是925芯片。CPU本身是有PWM输出能力的,但还是选用了PLL芯片....

的头像 硬件三人行 发表于 06-08 10:26 1468次 阅读
激光测距运用了数电、模电、算法实现等技术

PIC32振荡器系统的介绍和操作的详细中文资料概述

本章介绍PlC32振荡器系统及其操作。PlC32振荡器系统具有以下模块和特性: ·共有4个外部和内....

发表于 06-07 09:28 182次 阅读
PIC32振荡器系统的介绍和操作的详细中文资料概述

PIC32带有增强型PLL的振荡器详细中文资料免费下载

本章描述 PIC32 振荡器系统及其操作。 PIC32 振荡器系统具有以下模块和特性:• 5 种外部....

发表于 06-05 17:29 199次 阅读
PIC32带有增强型PLL的振荡器详细中文资料免费下载

ADF41020:18 GHZ微波频段PLL频率合成器

ADI第一款微波频段整数N分频锁相环频率综合器产。

的头像 EE techvideo 发表于 06-04 13:47 738次 观看
ADF41020:18 GHZ微波频段PLL频率合成器

基础视频: 琐相环的基本原理

本视频介绍ADI公司的PLL工作的基本原理。

的头像 EE techvideo 发表于 06-03 01:47 786次 观看
基础视频: 琐相环的基本原理

永磁同步电动机无位置传感器的PLL估计器和磁场削弱控制的概述

目前的行业趋势表明永磁同步电机(PMSM)是电机控制应用设计者的首选。它的优点,如高功率密度,快速动....

发表于 05-31 10:46 157次 阅读
永磁同步电动机无位置传感器的PLL估计器和磁场削弱控制的概述

这些关键性能参数,让你正确选择PLL频率合成器

利用频率合成器,你可以产生单一参考频率的各种不同倍数的输出频率。其主要应用是为RF信号 的上变频和下....

发表于 05-29 10:24 446次 阅读
这些关键性能参数,让你正确选择PLL频率合成器

用于杂散信号消除的PLL频率规划

Analog Devices developed a frequency planning tech....

的头像 EE techvideo 发表于 05-25 16:07 921次 观看
用于杂散信号消除的PLL频率规划

高性能50MSPS 8通道模数转换器ADS5171的详细资料免费下载

ADS5171是一种高性能、50MSPS、8通道模数转换器(ADC)。提供内部参考,简化了系统设计要....

发表于 05-24 10:59 151次 阅读
高性能50MSPS 8通道模数转换器ADS5171的详细资料免费下载

如何手动选择频段以缩短PLL锁定时间

按照上述步骤校准完成后,PLL 的反馈操作使 VCO 锁定于正确的频率。锁定速度取决于非线性周跳行为....

的头像 贸泽电子设计圈 发表于 05-18 08:35 1872次 阅读
如何手动选择频段以缩短PLL锁定时间

水中VOC监测仪作为专门监测水体中VOC含量的仪器近年来备受关注

经济社会新常态下,规模化生产,绿色环保,细化服务是未来固化剂行业的发展方向。近年来,地表水域微量挥发....

发表于 05-17 10:18 169次 阅读
水中VOC监测仪作为专门监测水体中VOC含量的仪器近年来备受关注

具有串行LVDS接口的4通道、12位、65MSPS模数转换器ADS5242的详细资料

集成锁相环(PLL)将输入ADC采样时钟乘以12倍。该高频LVDS时钟用于数据串行化和传输过程。每个....

发表于 05-14 11:02 116次 阅读
具有串行LVDS接口的4通道、12位、65MSPS模数转换器ADS5242的详细资料

PLL锁定过程的两个步骤

校准完成后,PLL的反馈操作使VCO锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间....

的头像 电机控制设计加油站 发表于 05-11 15:14 1713次 阅读
PLL锁定过程的两个步骤

M4时钟系统的改进内部晶振(PIOC)可以直接接到PLL详细概述

M4与M3相比时钟系统最大的区别莫过于内部晶振(PIOC)可以直接接到PLL上了,这样使用内部时钟就....

发表于 05-09 16:50 147次 阅读
M4时钟系统的改进内部晶振(PIOC)可以直接接到PLL详细概述

RF工程师必知的ADF4356/ADF5356器件相位校准和控制

顾名思义,锁相环(PLL)使用鉴相器比较反馈信号与参考信号,将两个信号的相位锁定在一起。虽然这种特性....

发表于 05-08 09:18 1682次 阅读
RF工程师必知的ADF4356/ADF5356器件相位校准和控制

FPGA学习:PLL硬核IP的配置和创建

下面我们来看本实例如何配置一个PLL硬核IP,并将其集成到工程中。如图8.18所示,在新建的工程中,....

发表于 04-24 11:30 673次 阅读
FPGA学习:PLL硬核IP的配置和创建

FPGA学习:PLL分频计数的LED闪烁实例

输入FPGA引脚上的25MHz时钟,配置PLL使其输出4路分别为12.5MHz、25MHz、50MH....

发表于 04-24 11:20 631次 阅读
FPGA学习:PLL分频计数的LED闪烁实例

PLL抖动及其对ECAN™技术通信的影响

在单片机中,为了获得更高的内部时钟频率,正越来越多地使用锁相环(Phase Locked Loop,....

发表于 04-24 10:25 112次 阅读
PLL抖动及其对ECAN™技术通信的影响

Hercules频率回转以降低电压和电流瞬变减少主板电源损坏概述

这个应用程序报告描述了一种动态增加设备频率的方法最大限度地减少电压对主板电源损坏。 设备的Herc....

发表于 04-17 08:55 129次 阅读
Hercules频率回转以降低电压和电流瞬变减少主板电源损坏概述

锁相环的基本原理,锁相环的相位模型及传输函数

边沿触发鉴相器 前已述及,异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形,这....

的头像 电子工程专辑 发表于 03-26 08:44 2267次 阅读
锁相环的基本原理,锁相环的相位模型及传输函数

浅谈PLL锁定的检测方法和模拟检测的用意

PLL锁定有那些检测方法,它们特点是什么?一种是最为简单的数字检测,它利用输入参考的分频信号与VCO....

发表于 03-14 16:37 495次 阅读
浅谈PLL锁定的检测方法和模拟检测的用意

详解PLL锁定时间精确测量

当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时,PLL则被称为是锁定状态。达到锁定状态所需的时....

发表于 03-14 15:17 538次 阅读
详解PLL锁定时间精确测量

锁相环PLL的电路原理以及基本构成

锁相环(phase locked loop),顾名思义,就是锁定相位的环路。学过自动控制原理的人都知....

发表于 02-21 11:43 4367次 阅读
锁相环PLL的电路原理以及基本构成

基于CD4046构成的PLL及应用

CD4046 构成的 PLL 在通信、频率处理、自动控制等技术领域中应用较为广泛 ,正确理解 CD4....

发表于 12-22 11:55 1157次 阅读
 基于CD4046构成的PLL及应用

基于PLL倍频电路的设计与实现

锁相环由于其高集成度、良好的相位噪声和杂散特性,广泛的应用于通信、导航及遥测等领域。对于锁相环频率合....

发表于 12-07 14:46 394次 阅读
基于PLL倍频电路的设计与实现

Macro基本理念详解

硬核就是我们最常见的Hard Marco,包括Memory,PLL等各种IP,他的逻辑在自己本身内部....

的头像 数字后端IC芯片设计 发表于 12-01 14:42 3721次 阅读
Macro基本理念详解

锁相环产品PLL芯片技术介绍

频率源可以说是一个通信系统的心脏,心脏的好坏很大程度上决定着一个机体的健康状况,而锁相环又是频率源的....

发表于 11-25 13:38 2267次 阅读
锁相环产品PLL芯片技术介绍

PLL工作原理及锁相环频率合成器的调试方法介绍

无线电系统会因为各种各样的原因而采用基于锁相环(PLL)技术的频率合成器。PLL 的好处包括: (1....

发表于 11-16 15:28 355次 阅读
PLL工作原理及锁相环频率合成器的调试方法介绍

时钟是怎么恢复的?

对于高速的串行总线来说,一般情况下都是通过数据编码把时钟信息嵌入到传输的数据流里,然后在接收端通过时....

发表于 11-16 01:01 2913次 阅读
时钟是怎么恢复的?

基于DDS驱动PLL结构的Ka波段频率综合器设计方案

1 引言 毫米波系统在雷达与制导、电子对抗、毫米波通信、遥感遥测等领域中有广泛的应用。作为毫米波系统....

发表于 11-14 15:46 221次 阅读
基于DDS驱动PLL结构的Ka波段频率综合器设计方案

dds系统的那些原理和知识

DDS架构基本原理随着数字技术在仪器仪表和通信系统中的广泛使用,可从参考频率源产生多个频率的数字控制....

的头像 电子工程专辑 发表于 11-14 10:00 2939次 阅读
dds系统的那些原理和知识

X波段频率合成器设计解析

1 引言 随着现代通信技术的不断发展,对频率源的要求越来越高。一方面,由于通信容量的迅速扩大,使得通....

发表于 11-09 15:31 228次 阅读
X波段频率合成器设计解析

高性能频率合成器的设计方案解析

频率合成器是决定电子系统性能的关键设备,随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术....

发表于 11-02 11:56 205次 阅读
高性能频率合成器的设计方案解析

基于DDS的PLL高性能频率合成器设计实现

频率合成器是决定电子系统性能的关键设备,随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术....

发表于 11-02 10:49 198次 阅读
基于DDS的PLL高性能频率合成器设计实现