使用pll和voc设计频率合成器的特点

射频百花潭 2017-12-07 07:11 次阅读

几乎每个RF和微波系统都需要频率合成器。频率合成器产生本振信号以驱动混频器、调制器、解调器及其他许多RF和微波器件。频率合成器常被视为系统的心跳,创建方法之一是使用锁相环(PLL)频率合成器。

传统上,一个简单的PLL将压控振荡器(VCO)输出频率分频,将其与一个参考信号进行比较,然后微调VCO控制电压以微调其输出频率。很多年来,PLL和VCO是两种单独的芯片——这就是分立解决方案。VCO产生实际输出信号;PLL监控输出信号并调谐VCO,以将其相对一个已知参考信号锁定。

分立解决方案有多个优点:

  • 可设计每个分立芯片以提供尽可能好的性能。

  • PLL和VCO之间的物理距离降低了交叉耦合效应,使输出端的干扰杂散信号最小化。

  • 如果环路中的一个芯片损坏,只需更换较少的元件。

分立解决方案在频率合成器行业长期处于优势地位,但它也有缺点。一个主要问题是:为了容纳两个芯片及其所有支持元件,分立解决方案需要大量板空间。这导致终端产品尺寸较大且成本较高。

分立解决方案的另一个主要问题是传统VCO的输出频率范围较窄。典型VCO带宽为50 MHz至500 MHz;虽然可以达到2 GHz左右,但这需要基于运算放大器的有源滤波器。对任何希望实现更宽频率范围的人来说,这都是一个重大挑战。为了创建频率范围更宽的合成器,需要多个PLL、VCO、支持元件、滤波、开关和电源!这会使设计的板空间和成本呈指数式增加。分立解决方案不仅会影响板设计,而且涉及大量额外工作,包括为每种器件进行质量评定、开发软件及库存管理。

大约10年前,基于PLL的频率合成器行业有了一次突破。第一代集成式PLL和VCO(PLL/VCO)开始出现在市场上。这一重大发展意味着电路板可以更小,成本可以更低,额外工作可以大幅减少。集成解决方案还意味着VCO架构可以改变,利用一个器件便能实现宽带频率合成器。我们将探讨VCO架构,以及向集成VCO的转变如何开启高性能频率合成器的大门。

传统VCO是很简单的器件——电压施加于VCO的调谐引脚,随即输出某一频率;电压提高,输出频率也提高;电压降低,输出频率也降低。图1所示为GaAs MMIC VCO的调谐电压与输出频率的关系示例——13 V调谐范围需要有源滤波器或带高压电荷泵的PLL。  

图1. 传统VCO——调谐电压与输出频率的关系

集成PLL/VCO解决方案采用的VCO架构虽然是基于传统架构,但有很大的不同。集成PLL/VCO将多个传统VCO集成在一起,产生一个带宽非常宽的VCO。各个VCO——通过接入和断开电容而创建——称为频段。PLL和VCO集成在一个芯片上,因而可实现多频段架构。每次用户希望锁定一个新频率时,器件就会启动VCO校准过程,芯片快速遍历VCO频段,选择一个最适合所需输出频率的频段。一旦选定VCO频段,PLL就会锁定环路,使输出保持在所需频率。

第一代PLL/VCO芯片就有超过4 GHz的带宽!相比之下,分立解决方案只有100 MHz到300 MHz带宽——而且4 GHz频率范围是由一个微小芯片实现的,而不是之前需要的多个PLL、VCO、滤波器和开关。图2所示为一个多频段PLL/VCO的调谐电压与输出频率的关系。本例中,基频VCO输出范围规定为2200 MHz至4400 MHz。VCO输出之后有一组分频器,不过其仍在芯片内部,可将信号分频至最低35 MHz;超过4 GHz带宽就是这样得到的——全部来自单个5 mm × 5 mm封装。

图2. 多频段VCO——调谐电压与输出频率的关系

虽然这一突破性技术大大提高了频率范围,减少了板空间、成本和额外工作,但它仍有缺点,使得集成解决方案不能完全取代分立解决方案。许多应用的最重要性能规格(除了频率范围)是相位噪声。

相位噪声为何如此重要?想象一个信号通过晴朗空气传输的系统。假设在发射天线处发射信号的信噪比为50 dB。这意味着,接收机要接收的信号比发射信号任一侧的噪声(即邻近的更高和更低频率)要强50 dB。假定此信号可以传输10英里,这之后的信号功率将衰变为噪声,传输将丢失。现在,假设频率合成器的相位噪声改善了3 dB。这意味着发射信号的信噪比为53 dB。因此,发射信号功率是先前10英里距离信号的两倍,它在衰变为噪声之前能够传输得更远。更远的传输距离意味着所需的中继器/发射器会更少,成本得以降低。

除了这个通信例子以外,还有来自电子测试与测量领域对相位噪声性能的推动。无论通信行业需要什么样的相位噪声性能,电子测试与测量仪器需要的相位噪声性能只会更高,只有这样才能测量通信协议。

虽然许多解决方案能从分立式转移到集成式——节省数以百万计美元的工艺成本——但第一代PLL/VCO的相位噪声性能还不够好,不适合许多要求低相位噪声的应用。除相位噪声性能外,与很多需要分立PLL和VCO的应用相比,频率范围也相当低。

频率范围问题可通过倍频器和乘法器解决,但这些是高功耗器件,而且会增加解决方案的成本和板空间。

幸运的是,在推出这些集成解决方案的同时,业界便已着手开发新的IC工艺以获得人们强烈期盼的相位噪声和频率范围改善。

此时的舞台已为第二代集成PLL/VCO的亮相做好准备。第二代产品的要求如下:

  • 输出频率大于4.4 GHz。

  • 相位噪声性能可与分立解决方案相比拟。

  • 在单个小封装中集成PLL和VCO。

  • 成本低于分立解决方案。

2014年晚些时候,第二代集成PLL/VCO正式登场。市场上开始出现超过10 GHz输出频率范围的产品,其相位噪声堪比分立VCO,采用5 mm × 5 mm封装,价格低于类似的分立PLL和VCO解决方案(但其频率范围要窄得多)。

例如,ADI公司的ADF4355系列实现了第二代的所有要求:

  • 输出频率从50 MHz到13.6 GHz (一个端口≤6.8 GHz,另一个端口≤6.8 GHz)。

  • 相位噪声:

  • 传统分立VCO在10 GHz时:–110 dBc/Hz (100 kHz偏移)和–135 dBc/Hz (1 MHz偏移)。分立VCO用频率范围换取相位噪声性能。

  • ADF4355系列在10 GHz时:–106.5 dBc/Hz (100 kHz偏移)和–130 dBc/Hz (1 MHz偏移)。

  • 5 mm × 5 mm LFCSP封装。

  • 价格随器件而异,但成本低于分立解决方案。

现在,用户不仅可享有分立解决方案的相位噪声性能好处,还能获得集成解决方案的所有其他好处。更有利的是,PLL技术在这些年中也得到了发展,因此,第二代PLL/VCO器件的PLL性能也有很多改善。

对于第一代PLL/VCO,PLL模块的最大鉴频鉴相器(PFD)频率在32 MHz左右,小数N分频器的分辨率在12位左右。这种组合意味着典型通道分辨率在数十kHz。第二代PLL/VCO的最大PFD频率大于100 MHz,小数N分频器的分辨率为25位,甚至高达49位。这主要有两个好处——PFD频率越高,PLL相位噪声就越低(PFD频率每提高一倍,N分频器便可减半,N分频器噪声分布相应地降低3 dB);25位甚至更高的分辨率支持精密频率生成和亚Hz频率步进(频率分辨率)。

杂散性能

集成PLL/VCO有一个重要方面需要讨论。上文指出了分立解决方案的一个优点,那就是两个芯片之间的物理隔离降低了PLL与VCO之间的交叉耦合,从而降低了干扰杂散信号的功率。当集成PLL和VCO时,杂散性能不可避免会下降。市场上的某些器件设法将此性能下降保持在非常低的水平,使PLL/VCO具有令人吃惊的良好杂散性能—— HMC830就是一例。其他PLL/VCO器件需要采取一些额外措施来改善杂散水平,以便支持某些高性能产品。

改变PFD频率以消除整数边界杂散

一种技术是利用频率规划算法改变PLL的PFD频率。这样可以将PFD模块引起的杂散信号转移到不会造成较大影响的区域,从而在事实上消除杂散。相关详细信息请参阅“分析、优化和消除集成VCO的锁相环在高达13.6 GHz处的整数边界杂散”一文。

隔离PLL和VCO

如上所述,PLL和VCO电路紧密靠近可能引起不需要的耦合。为解决这一问题,可使用双芯片解决方案将PLL和VCO电路从物理上隔离开来。这样既能获得分立解决方案的低杂散信号优势,又能享有集成解决方案的宽输出频率优势。

ADI公司分立小数N分频PLL产品系列中的HMC704非常适合这一任务。在这种解决方案中,VCO输出信号之一(ADF4355系列全部都有两路输出)馈送到HMC704(对此信号使用可选的10 dB衰减器可进一步降低杂散水平)。ADF4355 PLL最初用于完成VCO校准并锁定所需频率。然后可关闭ADF4355 PLL部分,即让电荷泵处于三态并使计数器保持复位状态,从而消除PLL中的所有杂散,而HMC704将使环路保持锁定。这样做有多方面好处:

  • 使用非VCO所在芯片中的PLL可降低杂散功率。

  • HMC704的固有杂散性能优于ADF4355 PLL——因此,杂散进一步降低。

  • HMC704的归一化相位噪底低于ADF4355 PLL——因此,频率合成器输出端的噪声更低。

为使环路闭合,HMC704电荷泵输出连接到一个环路滤波器。环路滤波器输出必须连接到ADF4355 VTUNE引脚。当环路锁定时,HMC704仅用作PLL,ADF5355仅用作VCO。要完全消除ADF4355 PLL中的杂散,当ADF4355 PLL不使用时,必须将ADF4355参考输入引脚接地。幸运的是,这在HMC704中很容易做到。HMC704有一个通用输出(GPO)引脚——此引脚可直接连到ADF4355参考输入引脚。当ADF4355需要参考信号时(用于VCO校准),HMC704可将其参考信号路由到GPO引脚;当没必要将ADF4355参考输入引脚接地时,可设置HMC704通过GPO引脚输出GND。图3显示的便是这种电路。

图3.利用外部HMC704 PLL锁定ADF4355以改善杂散性能

ADI公司推出了四款具有第二代PLL/VCO性能的重要器件——ADF4355系列。该系列有四款器件:其中三款非常相似,仅频率范围不同;第四款是低功耗版本。

  • ADF4355-2:集成式PLL/VCO,输出53 MHz至4400 MHz。

  • ADF4355:集成式PLL/VCO,输出53 MHz至6800 MHz。

  • ADF5355:集成式PLL/VCO,输出53 MHz至13,600 MHz。

  • ADF4355-3:低功耗集成式PLL/VCO,输出51 MHz至6600 MHz。

热门推荐

原文标题:集成压控振荡器锁相环能否取代分立式方案?

文章出处:【微信号:gh_f97d2589983b,微信公众号:射频百花潭】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

如何手动选择频段以缩短PLL锁定时间

按照上述步骤校准完成后,PLL 的反馈操作使 VCO 锁定于正确的频率。锁定速度取决于非线性周跳行为....

的头像 贸泽电子设计圈 发表于 05-18 08:35 545次阅读
如何手动选择频段以缩短PLL锁定时间

水中VOC监测仪作为专门监测水体中VOC含量的仪器近年来备受关注

经济社会新常态下,规模化生产,绿色环保,细化服务是未来固化剂行业的发展方向。近年来,地表水域微量挥发....

发表于 05-17 10:18 47次阅读
水中VOC监测仪作为专门监测水体中VOC含量的仪器近年来备受关注

具有串行LVDS接口的4通道、12位、65MSPS模数转换器ADS5242的详细资料

集成锁相环(PLL)将输入ADC采样时钟乘以12倍。该高频LVDS时钟用于数据串行化和传输过程。每个....

发表于 05-14 11:02 17次阅读
具有串行LVDS接口的4通道、12位、65MSPS模数转换器ADS5242的详细资料

PLL锁定过程的两个步骤

校准完成后,PLL的反馈操作使VCO锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间....

的头像 电机控制设计加油站 发表于 05-11 15:14 355次阅读
PLL锁定过程的两个步骤

M4时钟系统的改进内部晶振(PIOC)可以直接接到PLL详细概述

M4与M3相比时钟系统最大的区别莫过于内部晶振(PIOC)可以直接接到PLL上了,这样使用内部时钟就....

发表于 05-09 16:50 43次阅读
M4时钟系统的改进内部晶振(PIOC)可以直接接到PLL详细概述

RF工程师必知的ADF4356/ADF5356器件相位校准和控制

顾名思义,锁相环(PLL)使用鉴相器比较反馈信号与参考信号,将两个信号的相位锁定在一起。虽然这种特性....

发表于 05-08 09:18 1083次阅读
RF工程师必知的ADF4356/ADF5356器件相位校准和控制

FPGA学习:PLL硬核IP的配置和创建

下面我们来看本实例如何配置一个PLL硬核IP,并将其集成到工程中。如图8.18所示,在新建的工程中,....

发表于 04-24 11:30 209次阅读
FPGA学习:PLL硬核IP的配置和创建

FPGA学习:PLL分频计数的LED闪烁实例

输入FPGA引脚上的25MHz时钟,配置PLL使其输出4路分别为12.5MHz、25MHz、50MH....

发表于 04-24 11:20 172次阅读
FPGA学习:PLL分频计数的LED闪烁实例

PLL抖动及其对ECAN™技术通信的影响

在单片机中,为了获得更高的内部时钟频率,正越来越多地使用锁相环(Phase Locked Loop,....

发表于 04-24 10:25 36次阅读
PLL抖动及其对ECAN™技术通信的影响

Hercules频率回转以降低电压和电流瞬变减少主板电源损坏概述

这个应用程序报告描述了一种动态增加设备频率的方法最大限度地减少电压对主板电源损坏。 设备的Herc....

发表于 04-17 08:55 30次阅读
Hercules频率回转以降低电压和电流瞬变减少主板电源损坏概述

锁相环的基本原理,锁相环的相位模型及传输函数

边沿触发鉴相器 前已述及,异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形,这....

的头像 电子工程专辑 发表于 03-26 08:44 719次阅读
锁相环的基本原理,锁相环的相位模型及传输函数

浅谈PLL锁定的检测方法和模拟检测的用意

PLL锁定有那些检测方法,它们特点是什么?一种是最为简单的数字检测,它利用输入参考的分频信号与VCO....

发表于 03-14 16:37 188次阅读
浅谈PLL锁定的检测方法和模拟检测的用意

详解PLL锁定时间精确测量

当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时,PLL则被称为是锁定状态。达到锁定状态所需的时....

发表于 03-14 15:17 137次阅读
详解PLL锁定时间精确测量

锁相环PLL的电路原理以及基本构成

锁相环(phase locked loop),顾名思义,就是锁定相位的环路。学过自动控制原理的人都知....

发表于 02-21 11:43 722次阅读
锁相环PLL的电路原理以及基本构成

PLL例化和LED闪烁例程出现 ERROR 2035和ERROR 924

发表于 01-22 21:47 436次阅读
PLL例化和LED闪烁例程出现 ERROR 2035和ERROR 924

有机废气净化设备的方法详解

发表于 01-02 16:42 222次阅读
有机废气净化设备的方法详解

基于CD4046构成的PLL及应用

CD4046 构成的 PLL 在通信、频率处理、自动控制等技术领域中应用较为广泛 ,正确理解 CD4....

发表于 12-22 11:55 719次阅读
 基于CD4046构成的PLL及应用

基于PLL倍频电路的设计与实现

锁相环由于其高集成度、良好的相位噪声和杂散特性,广泛的应用于通信、导航及遥测等领域。对于锁相环频率合....

发表于 12-07 14:46 210次阅读
基于PLL倍频电路的设计与实现

Macro基本理念详解

硬核就是我们最常见的Hard Marco,包括Memory,PLL等各种IP,他的逻辑在自己本身内部....

的头像 数字后端IC芯片设计 发表于 12-01 14:42 2177次阅读
Macro基本理念详解

锁相环产品PLL芯片技术介绍

频率源可以说是一个通信系统的心脏,心脏的好坏很大程度上决定着一个机体的健康状况,而锁相环又是频率源的....

发表于 11-25 13:38 959次阅读
锁相环产品PLL芯片技术介绍

PLL工作原理及锁相环频率合成器的调试方法介绍

无线电系统会因为各种各样的原因而采用基于锁相环(PLL)技术的频率合成器。PLL 的好处包括: (1....

发表于 11-16 15:28 213次阅读
PLL工作原理及锁相环频率合成器的调试方法介绍

时钟是怎么恢复的?

对于高速的串行总线来说,一般情况下都是通过数据编码把时钟信息嵌入到传输的数据流里,然后在接收端通过时....

发表于 11-16 01:01 1039次阅读
时钟是怎么恢复的?

基于DDS驱动PLL结构的Ka波段频率综合器设计方案

1 引言 毫米波系统在雷达与制导、电子对抗、毫米波通信、遥感遥测等领域中有广泛的应用。作为毫米波系统....

发表于 11-14 15:46 111次阅读
基于DDS驱动PLL结构的Ka波段频率综合器设计方案

dds系统的那些原理和知识

DDS架构基本原理随着数字技术在仪器仪表和通信系统中的广泛使用,可从参考频率源产生多个频率的数字控制....

的头像 电子工程专辑 发表于 11-14 10:00 1999次阅读
dds系统的那些原理和知识

X波段频率合成器设计解析

1 引言 随着现代通信技术的不断发展,对频率源的要求越来越高。一方面,由于通信容量的迅速扩大,使得通....

发表于 11-09 15:31 128次阅读
X波段频率合成器设计解析

高性能频率合成器的设计方案解析

频率合成器是决定电子系统性能的关键设备,随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术....

发表于 11-02 11:56 136次阅读
高性能频率合成器的设计方案解析

基于DDS的PLL高性能频率合成器设计实现

频率合成器是决定电子系统性能的关键设备,随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术....

发表于 11-02 10:49 120次阅读
基于DDS的PLL高性能频率合成器设计实现

DSP内嵌PLL的四级延迟单元CMOS环形压控振荡器设计解析

1 引言 在现代高性能DSP芯片设计中,锁相环(PLL)被广泛用作片内时钟发生器,实现相位同步及时钟....

发表于 11-02 10:30 118次阅读
DSP内嵌PLL的四级延迟单元CMOS环形压控振荡器设计解析

ADI公司集成VCO的PLL性能总结及其紧凑型LO的解决方案

蜂窝/4G、微波无线电、测试设备和军事子系统应用的无线电设计人员依赖高质量本振(LO)来实现低BER....

发表于 10-27 17:56 133次阅读
ADI公司集成VCO的PLL性能总结及其紧凑型LO的解决方案

基于DDS驱动PLL结构的宽带频率合成器的设计与实现

结合数字式频率合成器(DDs)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954....

发表于 10-27 17:54 101次阅读
基于DDS驱动PLL结构的宽带频率合成器的设计与实现

基于DDS+PLL的X—Band信号源设计方案

将DDS和PLL技术结合起来,采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的....

发表于 10-27 11:18 76次阅读
基于DDS+PLL的X—Band信号源设计方案

内嵌PLL中的CMOS压控环形振荡器设计方案分析

1 引言 在现代高性能DSP芯片设计中,锁相环(PLL)被广泛用作片内时钟发生器,实现相位同步及时钟....

发表于 10-24 10:58 174次阅读
内嵌PLL中的CMOS压控环形振荡器设计方案分析

用验证通行与建立锁定的程序来进行锁相环锁定

在尝试将锁相环(PLL)锁定时,你是否碰到过麻烦?草率的判断会延长调试过程,调试过程变得更加单调乏味....

的头像 电子工程专辑 发表于 10-16 11:49 2253次阅读
用验证通行与建立锁定的程序来进行锁相环锁定

关于PLL动态重配置的一些经验

发表于 10-12 12:32 1195次阅读
关于PLL动态重配置的一些经验

LTC6946是实现超快频率切换出色的选择

LTC6946 以能够产生低相位噪声和低寄生输出而闻名。使用 LTC6946,可以在不损害寄生性能的....

的头像 凌力尔特 发表于 09-22 14:24 4385次阅读
LTC6946是实现超快频率切换出色的选择

设计PLL滤波器技术

  如参考文献中所描述,可采用标准过程来确定锁相环(PLL)中二阶环路滤波器的R0、C0 和CP 数....

发表于 09-19 14:53 164次阅读
设计PLL滤波器技术

基于MDO数字锁相环PLL的测试方案

随着数字电路技术的发展,数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等....

发表于 09-12 16:54 161次阅读
基于MDO数字锁相环PLL的测试方案

SoC的PLL设计要求方案

PLL(锁相环)是SoC(系统单芯片)中常见的模拟电路。几乎所有时钟速率高于30MHz的SoC都会用....

发表于 09-07 18:43 226次阅读
SoC的PLL设计要求方案

如何满足复杂系统的高性能时序需求?

时钟设备设计使用 I2C 可编程小数锁相环 (PLL),可满足高性能时序需求,这样可以产生零 PPM....

发表于 08-24 15:44 394次阅读
如何满足复杂系统的高性能时序需求?

如何满足复杂系统的高性能时序需求

时钟设备设计使用 I2C 可编程小数锁相环 (PLL),可满足高性能时序需求,这样可以产生零 PPM....

发表于 08-23 17:39 313次阅读
如何满足复杂系统的高性能时序需求

新兴的PLL + VCO支持紧凑型LO的解决方案

新兴的PLL + VCO (集成电压控制振荡器的锁相环)技术能够针对蜂窝/4G、微波无线电军事等应用....

发表于 08-09 10:52 751次阅读
新兴的PLL + VCO支持紧凑型LO的解决方案

500M PLL

发表于 08-02 10:59 490次阅读
500M  PLL

使用具有精密相位控制的超宽带PLL/VCO替代YIG调谐振荡器硅片

振荡器(oscillator)是一种能量转换装置将直流电能转换为具有一定频率的交流电能。其构成的电路....

发表于 06-09 09:27 249次阅读
使用具有精密相位控制的超宽带PLL/VCO替代YIG调谐振荡器硅片

集成PLL的立体声、低功耗、96kHz、24位音频编解码器

PLL PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使....

发表于 06-06 17:42 346次阅读
集成PLL的立体声、低功耗、96kHz、24位音频编解码器

室内空气监测,你必须了解的VOC传感器进化论

今天,人们对周遭空气质量的好坏越来越关注,这种关注从室外宏观的大气质量延伸到了室内微观小环境中的空气....

发表于 06-05 17:36 625次阅读
室内空气监测,你必须了解的VOC传感器进化论

PLL与射频合成器解决方案

射频(RF)是Radio Frequency的缩写,表示可以辐射到空间的电磁频率,频率范围从300K....

发表于 05-24 17:03 343次阅读
PLL与射频合成器解决方案

PLL锁相环的特性、应用与其基本工作过程

PLL(Phase Locked Loop),也称为锁相环路(PLL)或锁相环,它能使受控振荡器的频....

发表于 05-22 10:11 1985次阅读
PLL锁相环的特性、应用与其基本工作过程

PLL锁相环的基本结构及工作原理

PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使高频器件....

发表于 05-22 09:16 9010次阅读
PLL锁相环的基本结构及工作原理

使用内部PLL同步多个并行设备

..

发表于 05-20 15:39 220次阅读
使用内部PLL同步多个并行设备

如何简单地使用锁相环(PLL)

介绍PLL

发表于 04-20 09:11 321次阅读
如何简单地使用锁相环(PLL)

PLL和DLL:都是锁相环,区别在哪里?

一般在altera公司的产品上出现PLL的多,而xilinux公司的产品则更多的是DLL,开始本人也....

发表于 02-11 11:39 1237次阅读
PLL和DLL:都是锁相环,区别在哪里?

具有高动态性能和锁相精确度的改进PLL设计_薛畅

具有高动态性能和锁相精确度的改进PLL设计_薛畅

发表于 01-07 15:26 185次阅读
具有高动态性能和锁相精确度的改进PLL设计_薛畅

救急!!有没有什么简单的芯片可以实现PLL频率合成的?

发表于 12-11 16:17 1435次阅读
救急!!有没有什么简单的芯片可以实现PLL频率合成的?

噪声敏感的应用要求采用具备超低输出噪声

低噪声LDO可为众多的模拟/RF 设计供电,包括频率合成器(PLL/VCO)、RF混频器和调制器、高....

发表于 11-05 02:09 302次阅读
噪声敏感的应用要求采用具备超低输出噪声

DDS-PLL组合跳频频率合成器

学习单片机电路图的很好的资料——DDS-PLL组合跳频频率合成器

发表于 11-03 15:15 260次阅读
DDS-PLL组合跳频频率合成器

CLV1150E-LFSMV1469A-LFDRO12119AZ-COMM品牌VCOPLLDRO模块

发表于 06-14 16:07 952次阅读
CLV1150E-LFSMV1469A-LFDRO12119AZ-COMM品牌VCOPLLDRO模块

TMS320F28335的一些文献资料

发表于 06-10 20:47 3708次阅读
TMS320F28335的一些文献资料

PLL的N分频参数控制模块 求N值的确定问题

发表于 03-20 21:47 1544次阅读
PLL的N分频参数控制模块 求N值的确定问题

【连载视频教程(十七)】小梅哥FPGA设计思想与验证方法视频教程之使用PLL进行设计+Verilog参数化设计介绍

发表于 11-11 09:15 8334次阅读
【连载视频教程(十七)】小梅哥FPGA设计思想与验证方法视频教程之使用PLL进行设计+Verilog参数化设计介绍

PLL时钟进行时序约束后的相位问题

发表于 10-12 17:54 2700次阅读
PLL时钟进行时序约束后的相位问题