侵权投诉

单片机电子时钟计时脉冲基准误差分析

贸泽电子设计圈 2017-10-23 11:16 次阅读
导读:本文针对用单片机制作电子钟或要求根据时钟启控的控制系统时,出现的校准了的电子时钟的时间竟然变快或是变慢了的情况而提出的一种解决方案。

单片机应用中,常常会遇到这种情况,在用单片机制作电子钟或要求根据时钟启控的控制系统时,会突然发现当初校准了的电子时钟的时间竟然变快或是变慢了。于是,尝试用各种方法来调整它的走时精度,但是最终的效果还是不尽人意,只好每过一段时间手动调整一次。那么,是否可使时钟走时更精确些呢?现探讨如下:

一、误差原因分析

1.单片机电子时钟的计时脉冲基准,是由外部晶振的频率经过12分频后提供的,采用内部的定时,计数器来实现计时功能。所以,外接晶振频率的精确度直接影响电子钟计时的准确性。2.单片机电子时钟利用内部定时,计数器溢出产生中断(12MHz晶振一般为50ms)再乘以相应的倍率,来实现秒、分、时的转换。大家都知道,从定时,计数器产生中断请求到响应中断,需要3_8个机器周期。定时中断子程序中的数据人栈和重装定时,计数器的初值还需要占用数个机器周期。此外。从中断人口转到中断子程序也要占用一定的机器周期。例如:

从上述程序可以看出,从中断人口到定时/计数器初值的低8位装入需要占用2+2+2=6个机器周期。所以,在编程时一般会把这6个机器周期加入定时/计数器的初值中。但是,从定时,计数器溢出中断请求到执行中断需要几个机器周期(3~8个机器周期)。就很难确定准确值,正是这一原因导致了电子时钟计时的不准。

二、解决方法

1、采用高精度晶振方案

虽然采用高精度的晶振可以稍微提高电子钟计时的精确度,但是晶振并不是导致电子钟计时不准的主要因素,而且高精度的晶振价格较高,所以不必采用此方案。2、动态同步修正方案

从程序人手,采用动态同步修正方法给定时,计数器赋初值。动态同步修正方法如下:由于定时,计数器溢出后,又会从O开始自动加数,故在给定时/计数器再次赋值前,先将定时,计数器低位(TLO)中的值和初始值相加,然后送人定时,计数器中,此时定时,计数器中的值即为动态同步修正后的准确值。具体程序如下:

采用此种方法后,相信制作的电子时钟的精度已有提高了。

3.自动调整方案

采用同步修正方案后,电子时钟的精度虽然提高了很多,但是由于晶振频率的偏差和一些其他未知因素的影响(同一块电路板、同样的程序换了一片单片机后,走时误差不一样,不知是何原因),时间长了仍然会有积累误差。为此,可采用自动调整方案。实际上是一种容错技术。其自动调整原理为:实测出误差Is所需的时间,然后每隔这样一段时间后就对秒进行加“1”或减“1”调整。例如:电子钟每过50小时就慢1秒,其自动调整程序如下:

以下是一个完整实例:

结语

使用此方法调整较费时间,但效果非常好。经实验,一次调整可以将月误差控制在Is左右,如按此方法再次测出误差Is所需的天数并进行二次调整,其精度会更高。

原文标题:单片机时钟突然不准了咋办?不用担心,这样来调整!

文章出处:【微信号:Mouser-Community,微信公众号:贸泽电子设计圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

求一款锁定相位编程可调全数字锁相环的设计方案

经典数字锁相环路结构及工作原理是什么? 改进的数字锁相环结构及工作原理是什么 怎样对改进的数字锁相环进行仿真? ...
发表于 04-20 06:47 0次 阅读
求一款锁定相位编程可调全数字锁相环的设计方案

减法计数器的结构原理

该计数器是一个3位二进制异步减法计数器,它与前面介绍过的3位二进制异步加法计 数器一样,是由3个JK....
的头像 陈翠 发表于 04-18 11:19 512次 阅读
减法计数器的结构原理

日本佳能公开了多件采用单光子雪崩二极管像素的传感器专利申请

尽管SPAD传感器能够探测单个光子,但其每个像素都需要自己的存储器或计数器,并且单个光子产生雪崩倍增....
的头像 MEMS 发表于 04-16 10:04 201次 阅读
日本佳能公开了多件采用单光子雪崩二极管像素的传感器专利申请

《单片机原理与实训》教材电子版

《单片机原理与实训》教材电子版。
发表于 04-15 09:56 22次 阅读
《单片机原理与实训》教材电子版

请问如何把函数信号发生器与计数器设计成一台仪器?

工厂计量部门、科研院所、大学物理实验室使用函数信号发生器和计数器计量、维修、实验和教学,但大多是把函数信号发生器和计数器...
发表于 04-15 06:49 0次 阅读
请问如何把函数信号发生器与计数器设计成一台仪器?

请教怎样去设计高速可变周期脉冲发生器?

高速可变周期脉冲发生器是由哪些器件组成的? 怎样去设计高速可变周期脉冲发生器? 高低电平计时器设计有哪些步骤流程?数量控...
发表于 04-14 06:08 0次 阅读
请教怎样去设计高速可变周期脉冲发生器?

剖析GRAPHFB顺控器常见问题

问题:如何在第一个OB1 周期中或第一次调用S7-GRAPH FB 时关闭顺控器? 解答:通过参数O....
的头像 机器人及PLC自动化应用 发表于 04-12 13:56 156次 阅读
剖析GRAPHFB顺控器常见问题

高速计数器C235测试例程源码下载

高速计数器C235测试例程源码下载
发表于 04-11 11:44 22次 阅读
高速计数器C235测试例程源码下载

关于S7博途V16-SCL检测存储区的填充量示例详细讲解

下图显示的系统中包含两条传送带和一个临时存储区,临时存储区位于两条传送带之间。传送带 1 将包裹传送....
的头像 机器人及PLC自动化应用 发表于 04-07 14:31 165次 阅读
关于S7博途V16-SCL检测存储区的填充量示例详细讲解

接近开关和高速计数器常用的转速计算方法

假设与发电机同轴连接的光电码盘每旋转一周,输出脉冲数为P,电机的转速为n(r/min),检测时间为T....
发表于 04-04 16:48 57次 阅读
接近开关和高速计数器常用的转速计算方法

西门子PLC如何防止输入脉冲丢失

永外中断(有中断功能的输入)及脉冲采集子程序采集,也要确保中断响应速度足够快,才不会丢失脉冲。
发表于 04-04 08:56 60次 阅读
西门子PLC如何防止输入脉冲丢失

FPGA一般复位引脚会接在全局时钟引脚上?

接触FPGA的朋友们都知道“复位”,即简单又复杂。简单是因为初学时,只需要按照固定的套路——按键开关....
发表于 04-03 09:34 1541次 阅读
FPGA一般复位引脚会接在全局时钟引脚上?

基于计数器按钮控制的电机程序启动与停止

基于计数器按钮控制的电机程序启动与停止
发表于 04-02 16:50 41次 阅读
基于计数器按钮控制的电机程序启动与停止

高可靠性的高频EEPROM计数器

向EEPROM 存储计数器值时的一个常见问题是,可实现的最大计数会受到计数器中的最低有效字节(Lea....
发表于 04-02 10:05 26次 阅读
高可靠性的高频EEPROM计数器

PLC实例讲解之计数器值以二进制输出资源下载

PLC实例讲解之计数器值以二进制输出资源下载
发表于 04-01 16:59 41次 阅读
PLC实例讲解之计数器值以二进制输出资源下载

生产线计数器控制应用程序源代码下载

生产线计数器控制应用程序源代码下载
发表于 04-01 16:43 29次 阅读
生产线计数器控制应用程序源代码下载

使用带TCA和TCB的CCL与正交编码器接口

增量式正交编码器提供一种低成本的方法来测量带有运动部件的系统中的运动,因此在许多学科的大量应用中广泛....
发表于 04-01 09:14 22次 阅读
使用带TCA和TCB的CCL与正交编码器接口

基于LPC2214芯片实现机组转速测控系统的设计

电力系统的频率反映了发电机组发出的有功功率与负荷所需有功功率的平衡情况。高精度和高可靠性的频率测量对....
的头像 电子设计 发表于 03-29 14:32 257次 阅读
基于LPC2214芯片实现机组转速测控系统的设计

基于单片机和计数器/定时器实现光纤单片机测速系统的设计

炮口初速是衡量火炮、弹丸的综合性能的重要参量之一。测量初速的值,是衡量内弹道理论的正确性和计算方法准....
的头像 电子设计 发表于 03-28 11:53 1317次 阅读
基于单片机和计数器/定时器实现光纤单片机测速系统的设计

74LS90六十进制计数器的3D实验原理图免费下载

本文档的主要内容详细介绍的是74LS90六十进制计数器的3D实验原理图免费下载。
发表于 03-25 16:06 28次 阅读
74LS90六十进制计数器的3D实验原理图免费下载

降低PLC高速计数器计数误差的方法

又如在应用旋转编码器、光栅尺的场合非单方向匀速运动,其运动速度是时快时慢、时动时静止、时正时反的不确....
发表于 03-24 16:36 143次 阅读
降低PLC高速计数器计数误差的方法

循环计数器的3D实验原理图免费下载

本文档的主要内容详细介绍的是循环计数器的3D实验原理图免费下载。
发表于 03-24 16:35 29次 阅读
循环计数器的3D实验原理图免费下载

西门子S7-200PLC集成有高速计数功能

高速计数的复位是使用计数器时非常重要的地方。由于外部器件例如编码器等,一般都会有累积误差,那么就需要....
发表于 03-24 16:18 88次 阅读
西门子S7-200PLC集成有高速计数功能

STM32内部RTC的学习笔记资料说明

另一部分(RTC核)由一系列可编程计数器组成,分成两个主要模块。第一个模块是 RTC的预分频模块,它....
发表于 03-24 15:07 33次 阅读
STM32内部RTC的学习笔记资料说明

S7-200PLC用高速计数器实现测量模拟量信号的方法

PLC的模拟量采集模块,没有采用模拟量与PLC回路隔离方式,因此,模拟量输入、输出回路就需要特别当心....
发表于 03-24 14:51 102次 阅读
S7-200PLC用高速计数器实现测量模拟量信号的方法

PLC脉冲频率的转换

数值范围模式的选择:选择PLC系统设定【高速计数器O】/【数值范围模式】。在数值范围模式设为环形模式....
发表于 03-24 09:38 59次 阅读
PLC脉冲频率的转换

西门子PLC的计数指令

每次向上计数输入执行从关闭至打开转换时,向上/向下计数器(CTUD)向上计数,每次向下计数输入执行从....
发表于 03-24 09:15 86次 阅读
西门子PLC的计数指令

基于8255A和8253芯片实现交通红绿灯模拟系统的应用方案

本文在综合分析了8255A 及8253 芯片的特点之后,运用二者的特性,进行了交通红绿灯模拟系统设计....
的头像 电子设计 发表于 03-23 14:47 505次 阅读
基于8255A和8253芯片实现交通红绿灯模拟系统的应用方案

欧姆龙PLC高速计数数器的复位方式

高速计数器复位标志为ON的状态下,Z相信号及复位输入由OFF→ON时,将高速计数器当前值复位。此外,....
发表于 03-23 14:43 100次 阅读
欧姆龙PLC高速计数数器的复位方式

非接触式电容传感器的原理、安装调试及防扰措施

在工业生产过程中,经常需要对物体的位置进行检测与控制,如自动生产线上的各种位置控制、行车的位置控制等....
的头像 电子设计 发表于 03-23 09:04 390次 阅读
非接触式电容传感器的原理、安装调试及防扰措施

直接数字频率合成(DDS)基本原理

随着数字技术在仪器仪表和通信系统中的广泛使用,可从参考频率源产生多个频率的数字控制方法诞生了,即直接....
发表于 03-22 17:27 83次 阅读
直接数字频率合成(DDS)基本原理

8位高性价比单片机EM78P447S的主要性能特点及应用

EM78系列单片机是台湾义隆电子股份有限公司采用CMOS工艺制造的8位高性价比单片机。该系列单片机一....
的头像 电子设计 发表于 03-22 15:07 437次 阅读
8位高性价比单片机EM78P447S的主要性能特点及应用

4040B组成的LED显示计数器电路

4040B组成的LED显示计数器电路。  
发表于 03-22 11:21 35次 阅读
4040B组成的LED显示计数器电路

PIC16F87X的中文资料详细概述

这份资料包括单片机的特殊情况。另外可以从 Picmicro Mid- Range Reference....
发表于 03-22 10:46 48次 阅读
PIC16F87X的中文资料详细概述

基于可逆计数器的时序性总线硬件木马

RS总线集成电路在航空航天及工业控制领域具有广泛的应用,随着集成电路硬件木马的检测成为研究热点,作为....
发表于 03-19 17:19 27次 阅读
基于可逆计数器的时序性总线硬件木马

可预置的8位计数器的源代码免费下载

本文档的主要内容详细介绍的是可预置的8位计数器的源代码免费下载。
发表于 03-19 15:21 41次 阅读
可预置的8位计数器的源代码免费下载

数字电子技术分析及其实用电路设计的PDF电子书免费下载

本文档的主要内容详细介绍的是数字电子技术分析及其实用电路设计的PDF电子书免费下载。
发表于 03-19 11:05 324次 阅读
数字电子技术分析及其实用电路设计的PDF电子书免费下载

项目实战分享,基于51单片机的电子时钟实现

发表于 03-18 15:31 290次 阅读
项目实战分享,基于51单片机的电子时钟实现

使用51单片机实现出租车行驶里程计数器的仿真设计实例文件免费下载

本文档的主要内容详细介绍的是使用51单片机实现出租车行驶里程计数的仿真设计实例文件免费下载。
发表于 03-17 11:08 69次 阅读
使用51单片机实现出租车行驶里程计数器的仿真设计实例文件免费下载

西门子S7-200PLC计数器断电保持怎样设置?

计数器存储区(C):用于累计其输入端脉冲电平由低到高的次数。CPU提供了三种类 型的计数器:一种只能....
发表于 03-16 15:16 203次 阅读
西门子S7-200PLC计数器断电保持怎样设置?

如何实现红外线自动计数器的设计

需要进行自动计数。基于单片机构成的产品自动计数器有直观和计数精确的优点,目前已在各种行业中得到广泛应....
发表于 03-11 17:19 84次 阅读
如何实现红外线自动计数器的设计

如何使用云雾协作模型实现任务分配的方法说明

针对在云雾协作下实现移动用户任务请求的合理分配与调度的问题,提出了一种基于云雾协作模型的任务分配算法....
发表于 03-03 15:34 40次 阅读
如何使用云雾协作模型实现任务分配的方法说明

CPU1500之循环的定义

在该循环中,过程映像分区 0 将自动更新。通过“自动更新” (Automatic update)....
的头像 机器人及PLC自动化应用 发表于 03-02 15:50 303次 阅读
CPU1500之循环的定义

使用单片机实现几个实验的综合教程免费下载

本文档的主要内容详细介绍的是使用单片机实现几个实验的综合教程免费下载。
发表于 03-01 08:00 44次 阅读
使用单片机实现几个实验的综合教程免费下载

科研人员发展了多种扫描探针显微成像联用技术

精确测定分子的化学结构、识别其化学物种一直是表面科学的核心问题。即使在单个分子层次上,分子结构、电子....
的头像 MEMS 发表于 02-26 09:59 308次 阅读
科研人员发展了多种扫描探针显微成像联用技术

使用定时器和计数器创建的微控制器设计

定时器和计数器模式:从简单到高级 PWM计数器/定时器功能电机控制 ...
发表于 02-19 06:35 0次 阅读
使用定时器和计数器创建的微控制器设计

干态落絮性能测试仪的主要组成部分是什么

干态落絮测试仪又称为扭曲测试仪,该设备用于评定干态条件下,非织造布的落絮试验,主要适用医用防护材料(....
发表于 02-18 16:59 38次 阅读
干态落絮性能测试仪的主要组成部分是什么

FCA3000/3100系列计时器的功能特点及应用

FCA3000和FCA3100微波计数器系列提供最高20GHz的测量,将许多种功能装入一台功能丰富的....
发表于 02-13 09:56 410次 阅读
FCA3000/3100系列计时器的功能特点及应用

使用STM8S003K3微控制器实现高精度LED电子时钟设计的全部资料合集

本文档的主要内容详细介绍的是使用STM8S003K3微控制器实现高精度LED电子时钟设计的全部资料合....
发表于 02-04 08:00 81次 阅读
使用STM8S003K3微控制器实现高精度LED电子时钟设计的全部资料合集

设计一个纹波穿透计数器的实验项目工程文件免费下载

本文档的主要内容详细介绍的是设计一个纹波穿透计数器的实验项目工程文件免费下载。
发表于 01-29 17:11 65次 阅读
设计一个纹波穿透计数器的实验项目工程文件免费下载

如何在VHDL设计中使用库模块

实际设计通常包括常用的电路块,如加法器、减法器、乘法器、解码器、计数器和移位器。Altera以库模块....
发表于 01-22 15:34 97次 阅读
如何在VHDL设计中使用库模块

FPGA的指导性原则详细资料说明

这一部分主要介绍 FPGA/CPLD设计的指导性原则,如FPGA设计的基本原则、基本设计思想、基本操....
发表于 01-20 15:17 114次 阅读
FPGA的指导性原则详细资料说明

电子时钟VHDL的程序与仿真资料免费下载

本文档的主要内容详细介绍的是电子时钟VHDL的程序与仿真资料免费下载。
发表于 01-20 13:44 66次 阅读
电子时钟VHDL的程序与仿真资料免费下载

单片机与接口技术的9个实验详细说明

本文档的主要内容详细介绍的是单片机与接口技术的9个实验详细说明包括了:1.实验环境的初识、使用及调试....
发表于 01-19 17:41 136次 阅读
单片机与接口技术的9个实验详细说明

使用VHDL硬件描述语言实现FSK调制的详细说明

本文档的主要内容详细介绍的是基于VHDL硬件描述语言,对基带信号进行FSK调制。
发表于 01-19 14:34 69次 阅读
使用VHDL硬件描述语言实现FSK调制的详细说明

如何使用单片机做一个简单的计数器

  有些人会问单片机控制一位数码管和控制多位数码管有什么不同呢?首先我们看一下电路上的不同,电路见下图,图中为4位共阴级数...
发表于 01-14 16:31 121次 阅读
如何使用单片机做一个简单的计数器

AT89C51计数器设计

求基于AT89C51小球计数器的C语言代码。用工作方式2(TMOD=0X02,容量256)。...
发表于 01-12 20:34 1010次 阅读
AT89C51计数器设计

数据采集卡的trigger端口输入脉冲信号,使其触发计数器计数?

目标:获取一段时间内的单光子计数器的计数值。 当前思路是:使用延迟脉冲信号发生器发送脉冲信号给数据采集卡PCIE-6374的...
发表于 12-25 20:02 1610次 阅读
数据采集卡的trigger端口输入脉冲信号,使其触发计数器计数?

怎么测定高速脉冲串的频率和速度?

说明: S7-200 提供了利用高速计数器计数脉冲串的选项。使用附件  "Frequency" library, 脉冲串的频率从计数器信号中...
发表于 12-22 16:04 303次 阅读
怎么测定高速脉冲串的频率和速度?

7位数码管模10计数器,板子跑不起来,请看看问题出在哪里?

1.verilog如图 2.引脚分配 我是把 p接到了数码管的7位 clk,reset接到了两个拨动开关上。 3.出现问题。 并不会按照0-9循环...
发表于 12-18 16:33 2323次 阅读
7位数码管模10计数器,板子跑不起来,请看看问题出在哪里?

SN74HC4040A 12 位异步二进制计数器

与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) Package Group   SN74HC4040A HC     2     6     Catalog     -40 to 85     SO | 16 TSSOP | 16    
发表于 01-08 17:46 249次 阅读
SN74HC4040A 12 位异步二进制计数器

CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD54 /74HC190是异步预设的BCD十进制计数器,而CD54 /74HC191和CD54 /74HCT191是异步预设的二进制计数器。 通过低异步并行负载(LOAD)输入完成预置数字输入(A ?? D)上的数字预置。当LOAD \为高电平,计数使能(CTEN)为低电平时,计数发生,向下/向上(D /U)输入为低电平表示减计数或低电平表示向上计数。计数器与时钟从低到高的转换同步递减或递增。 当计数器发生上溢或下溢时,MAX /MIN输出(在计数期间为低电平)变高并且在一个时钟周期内保持高电平。此输出可用于高速级联中的先行进位(参见图1)。 MAX /MIN输出还启动纹波时钟(RCO)输出,该输出通常为高电平,变为低电平,并在时钟脉冲的低电平部分保持低电平。这些计数器可以使用RCO \进行级联(参见图2)。 如果将十进制计数器预设为非法状态或在接通电源时采用非法状态,则会返回正常序列中的一个或两个计数,如状态图所示(见图3)。 特性 2-V至6-VV CC 操作(?? HC190,191) 4.5 V至5.5 VV CC 操作(?? HCT191) 55至125°C的宽工作温度范围 同步计数和...
发表于 11-02 19:21 118次 阅读
CD54HC190 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD54AC161 具有异步复位的同步可预设的二进制计数器

?? AC161设备是4位二进制计数器。这些同步可预置计数器具有内部进位预测功能,适用于高速计数应用。这些器件完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平会禁用计数器,并使输出在下一个时钟脉冲之后与设置数据一致,无论使能输入的电平如何。 清除功能是异步。清零(CLR)\输入的低电平将所有四个触发器输出设置为低电平,无论CLK,负载(LOAD)\或使能输入的电平如何。 进位外观 - 前端电路为n位同步应用提供级联计数器,无需额外的门控。有助于实现此功能的是ENP,ENT和纹波进位输出(RCO)。 ENP和ENT都必须高计数,并且ENT被前馈以启用RCO。当计数最大时(9或15,Q A 为高电平),启用RCO会产生高电平脉冲。这种高电平溢出纹波进位脉冲可用于实现连续级联级。无论CLK的电平如何,都允许ENP或ENT的转换。 计数器具有完全独立的时钟电路。在发生计时之前,修改操作模式的控制输入(ENP,ENT或LOAD \)的更改不会影响计数器的内容。计数器的功能(无论是启用,禁用,加载还是计数)仅由满足稳定设置和保持时间的条件决定。 特性 快速...
发表于 11-02 19:21 86次 阅读
CD54AC161 具有异步复位的同步可预设的二进制计数器

CD54AC280 9 位奇偶校验发生器/校验器

?? AC280和?? ACT280是采用高级CMOS逻辑技术的9位奇数/偶数奇偶校验发生器/检查器。偶数和奇数奇偶校验输出均可用于检查或生成长达9位的字的奇偶校验。甚至指示奇偶校验( E输出到另外的任何输入?AC280,?? ACT280奇偶校验器。 特性 缓冲输入 典型传播延迟 - 在V CC = 5V时为10ns ,T A = 25°C,C L = 50pF 超过MIL-STD-883的2kV ESD保护,方法3015 耐SCR闩锁CMOS工艺和电路设计 功耗显着降低的双极FAST ?? /AS /S速度 平衡传播延迟 < li> AC类型具有1.5V至5.5V的工作电压和30%电源的均衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是飞兆半导体的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) Function Type...
发表于 11-02 19:21 79次 阅读
CD54AC280 9 位奇偶校验发生器/校验器

CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器

CD4060B由振荡器部分和14个纹波进位二进制计数器级组成。振荡器配置允许设计RC或晶体振荡器电路。提供RESET输入,将计数器复位到全O状态并禁用振荡器。 RESET线上的高电平完成复位功能。所有计数器阶段都是主从触发器。在 O )。所有输入和输出均完全缓冲。施密特触发器对输入脉冲线的作用允许无限制的输入脉冲上升和下降时间。 CD4060B系列类型采用16引脚密封双列直插式陶瓷封装(F3A后缀), 16引脚双列直插塑料封装(E后缀),16引脚小外形封装(M,M96,MT和NSR后缀),以及16引脚薄型收缩小外形封装(PW和PWR后缀)。 特性 15 V时12 MHz时钟频率 常用复位 完全静态操作 缓冲输入和输出 施密特触发器输入脉冲线 在20 V下测试静态电流100% 标准化,对称输出特性< /li> 5 V,10 V和15 V参数额定值 符合JEDEC暂定标准No. 13B的所有要求,“B ??系列说明的标准规范” CMOS器件?? 振荡器特性: 芯片上的所有有源元件 RC或晶体振荡器配置 RC振荡器频率为690 kHz最小电压15 V 应用 控制计数器 定时器 分频器 延时电路 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品 ...
发表于 11-02 19:21 179次 阅读
CD4060B-MIL CMOS 14 级纹波进位二进制计数器/除法器和振荡器

CD40193B-MIL CMOS 可预设置的二进制加/减计数器(具有双时钟和复位功能)

CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线,一个PRESET \ ENABLE \控制,单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零,以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时,每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平,计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平,计数器向上或向下计数。在计数器达到计数模式下的最大计数后,CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后,BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器...
发表于 11-02 19:21 249次 阅读
CD40193B-MIL CMOS 可预设置的二进制加/减计数器(具有双时钟和复位功能)

CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器

CD40160B,CD40161B,CD40162B和CD40163B是4位同步可编程计数器。 CD40162B和CD40163B的CLEAR功能是同步的,CLEAR \输入的低电平在下一个正的CLOCK边沿将所有四个输出设置为低电平。 CD40160B和CD40161B的CLEAR功能是异步的,CLEAR \输入的低电平将所有四个输出设置为低电平,而不管CLOCK,LOAD \或ENABLE输入的状态如何。 LOAD \输入的低电平禁用计数器,并使输出与下一个CLOCK脉冲后的设置数据一致,无论ENABLE输入的条件如何。 进位预测电路提供用于n位同步应用的级联计数器,无需额外的门控。完成此功能的工具有两个计数使能输入和一个进位输出(C OUT )。当PE和TE输入均为高电平时,计数启用。 TE输入被前馈以使能C OUT 。该使能输出产生正输出脉冲,其持续时间约等于Q1输出的正部分。该正溢出进位脉冲可用于实现连续级联级。当时钟为高电平或低电平时,可能会发生PE或TE输入的逻辑转换。 CD40160B类型采用16引脚密封双列直插式陶瓷封装(F3A后缀)。 CD40161B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后...
发表于 11-02 19:21 293次 阅读
CD40161B-MIL 具有异步清零功能的 CMOS 同步可编程 4 位二进制计数器

CD4518B-MIL CMOS 双路 BCD 加计数器

CD4518双BCD上行计数器和CD4520双二进制上行计数器均由两个相同的内部同步4级计数器组成。计数器级是D型触发器,具有可互换的CLOCK和ENABLE线,用于递增正向或负向转换。对于单机操作,ENABLE输入保持高电平,计数器在CLOCK的每个正向转换时前进。计数器在其RESET线上被高电平清零。 通过将Q4连接到后续计数器的使能输入,同时后者的CLOCK输入保持低电平,可以在纹波模式下级联计数器。 CD4518B和CD4520B型采用16引脚密封双列直插陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小型-outline包(M,M96和NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 特性 中速操作 - 10 V时的6 MHz典型时钟频率 正或负 - 边沿触发 同步内部进位传播 100%测试20 V时的静态电流 在整个封装温度下,18 V时的最大输入电流为1μA范围;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): 1 V,V DD = 5 V 2 V V DD = 10 V 2.5 V V DD = 15 V 5 V,10 V和15 V参数额定值 标准化,对称输出特性 符合JEDEC暂定标准No. 13B的所有...
发表于 11-02 19:21 171次 阅读
CD4518B-MIL CMOS 双路 BCD 加计数器

CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器

?? HC161,?? HCT161,?? HC163和?? HCT163是可预设的同步计数器,具有先行进位逻辑,可用于高电平高速计数应用程序。 ?? HC161和?? HCT161分别是异步复位十进制和二进制计数器; ?? HC163和?? HCT163器件分别是十进制和二进制计数器,它们与时钟同步复位。计数和并行预置都与时钟的负到正转换同步完成。 同步并行使能输入SPE的低电平禁用计数操作并允许P0到P3的数据输入要加载到计数器中(前提是满足SPE的建立和保持要求)。 所有计数器在主复位输入MR上以低电平复位。在?? HC163和?? HCT163计数器(同步复位类型)中,必须满足相对于时钟的建立和保持时间要求。 每个计数器中有两个计数使能,PE和TE提供n位级联。在所有计数器中,无论SPE \,PE和TE输入的电平(以及时钟输入,CP,在?? HC161和?? HCT161类型中)都会发生复位操作。 如果是十年计数器当电源被施加电源时,它被预置为非法状态或呈现非法状态,它将以一个计数返回到正常序列,如状态图所示。 先行进位功能简化了串行级联计数器。两个计数使能输入(PE和TE)必须为高才能计数。 TE输入通过所有四个级的Q输出进行门控,以便在最大计数时,终...
发表于 11-02 19:21 82次 阅读
CD54HC161 具有异步复位的高速 CMOS 逻辑 4 位二进制计数器

CD54AC283 具有快速进位的 4 位二进制全加器

具有快速进位的?? AC283和?? ACT283 4位二进制加法器,采用先进的CMOS逻辑技术。如果总和超过15,这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性,该器件可与所有高电平有效操作数一起使用(正逻辑)或所有低电平有效操作数(负逻辑)。使用正逻辑时,如果没有进位,则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883,方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30%供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ...
发表于 11-02 19:21 44次 阅读
CD54AC283 具有快速进位的 4 位二进制全加器

CD4516B-MIL CMOS 可预设置的二进制加/减计数器

CD4510B可预置BCD向上/向下计数器和CD4516可预置二进制向上/向下计数器由四个同步时钟控制的D型触发器组成(带有门控结构)提供T型触发器功能)作为计数器连接。这些计数器可以通过RESET线上的高电平清除,并且可以通过PRESET ENABLE线上的高电平预设为卡纸输入上的任何二进制数。 CD4510B将在向上模式下最多两个时钟脉冲计数非BCD计数器状态,在向下模式下最多四个时钟脉冲。 如果保持CARRY-IN输入低电平,计数器在每个正向时钟转换时上升或下降。同步级联是通过并联所有时钟输入并将不太重要的级的CARRY-OUT连接到更重要级的CARRY-IN来实现的。 CD4510B和CD4516B可以级联在纹波中通过将CARRY-OUT连接到下一级的时钟来实现模式。如果在终端计数期间UP /DOWN输入发生变化,则必须使用时钟门控CARRY-OUT,并且在时钟为高电平时必须更改UP /DOWN输入。该方法为随后的计数阶段提供干净的时钟信号。 (见图15)。 这些器件类似于MC14510和MC14516。 CD4510B和CD4516B类型采用16引脚双列直插塑料封装( E后缀),16引脚小外形封装(NSR后缀)和16引脚薄缩小外...
发表于 11-02 19:21 121次 阅读
CD4516B-MIL CMOS 可预设置的二进制加/减计数器

CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器

CD4017B和CD4022B分别是具有10和8个解码输出的5级和4级Johnson计数器。输入包括CLOCK,RESET和CLOCK INHIBIT信号。 CLOCK输入电路中的施密特触发器动作提供脉冲整形,允许无限制的时钟输入脉冲上升和下降时间。 如果CLOCK INHIBIT信号为低电平,这些计数器在正时钟信号转换时提前一位计数。当CLOCK INHIBIT siganl为高电平时,禁止通过时钟线的计数器前进。高RESET信号将计数器清零至零计数。 Johnson计数器配置的使用允许高速操作,2输入解码门控和无尖峰解码输出。提供防锁定门控,从而确保正确的计数顺序。解码输出通常为低并且仅在它们各自的解码时隙处变高。每个解码输出在一个完整时钟周期内保持高电平。 CAR40-B信号在CD4017B中每10个时钟输入周期或CD4022B中每8个时钟输入周期完成一次,用于在多器件计数链中对后续器件进行纹波时钟。 CD4017B和CD4022B采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4017B类型还提供16引脚小外形封装(M和M9...
发表于 11-02 19:21 188次 阅读
CD4017B-MIL 具有 10 个解码输出的 CMOS 十进制计数器

CD54ACT283 具有快速进位的 4 位二进制全加器

具有快速进位的?? AC283和?? ACT283 4位二进制加法器,采用先进的CMOS逻辑技术。如果总和超过15,这些器件会添加两个4位二进制数并生成进位。 由于add函数的对称性,该器件可与所有高电平有效操作数一起使用(正逻辑)或所有低电平有效操作数(负逻辑)。使用正逻辑时,如果没有进位,则必须将进位输入连接为低电平。 特性 缓冲输入 超过2kV ESD保护MIL-STD-883,方法3015 SCR -Lackup-Resistant CMOS工艺和电路设计 双极FAST ?? /AS /S速度显着降低功耗 平衡传播延迟 AC类型具有1.5V至5.5V的工作电压和30%供电时的平衡噪声抗扰度 ±24mA输出驱动电流 - 扇出至15 FAST ??集成电路 - 驱动器50 传输线 表征操作来自?? 40°至85°C FAST ??是Fairchild Semiconductor的商标。 参数 与其它产品相比 计数器/运算器/奇偶校验功能产品   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) ...
发表于 11-02 19:21 60次 阅读
CD54ACT283 具有快速进位的 4 位二进制全加器

CD4018B-MIL CMOS 可预设置 N 分频计数器

CD4018B类型包括5个Johnson-Counter阶段,每个阶段的缓冲Q输出和计数器预设控制选通。提供时钟,复位,数据,预设启用和5个单独的JAM输入。通过将Q \ 5,Q \ 4,Q \ 3,Q \ 2,Q \ 1信号分别馈送回DATA输入,可以实现10,8,6,4或2个计数器配置的除法。通过使用CD4011B来控制到DATA输入的反馈连接,可以实现9,7,5或3个除计数器配置。通过使用多个CD4018B单元可以实现大于10的除法功能。计数器在正时钟信号转换时提前计数一次。时钟线上的施密特触发器动作允许无限制的时钟上升和下降时间。高RESET信号将计数器清零至全零状态。高PRESET-ENABLE信号允许JAM输入信息预设计数器。提供防锁定门控以确保正确的计数顺序。 CD4018B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插式塑料封装(E后缀),16引脚小外形封装(M,M96,MT和NSR后缀),以及16引脚薄型收缩小外形封装(PW和PWR后缀)。 特性 中速运行???? 10 MHz(典型值)V DD ?? V SS = 10 V 完全静态工作 100%测试20 V时的静态电流 标准化,对称输出特性 5 V,10 V和15 V参数额定值 在整个封装温...
发表于 11-02 19:21 150次 阅读
CD4018B-MIL CMOS 可预设置 N 分频计数器

CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

?? HC192,?? HC193和?? HCT193分别是异步预置的BCD十进制和二进制向上/向下同步计数器。 < p>将计数器预设为预设数据输入(P0-P3)上的数字是通过LOW异步并行负载输入(PL)来完成的。计数器在Clock-Up输入的低到高转换(和Clock-Down输入的高电平)上递增,并在Clock-Down输入的低到高转换时递减(和高电平时钟输入)。 MR输入的高电平会覆盖任何其他输入,以将计数器清零为零状态。终端向上计数(进位)在达到零计数之前的半个时钟周期内变为低电平,并在零计数时返回高电平。倒计数模式下的终端倒计数(借用)同样在最大计数之前的半个时钟周期内变低(192中的9和193中的15)并且在最大计数时返回高。通过将较低有效计数器的进位和借位输出分别连接到下一个最重要的计数器的Clock-Up和CLock-Down输入来实现级联。 如果存在十进制计数器非法状态或在接通电源时采取非法状态,它将按一个计数返回正常顺序,如状态图所示。 特性 同步计数和异步加载 N位级联的两个输出 前瞻进行高速计数 扇出(超温范围) 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10 LSTTL负载 总线驱动器输出。 。 。 。 。 。 。 。 。...
发表于 11-02 19:21 200次 阅读
CD54HC192 高速 CMOS 逻辑可预设的同步 4 位 BCD 码十进制加/减计数器

CD40192B-MIL CMOS 可预置 BCD 加/减计数器(具有重置功能的双时钟)

CD40192b可​​预置BCD向上/向下计数器和CD40193B可预设二进制向上/向下计数器均由4个同步时钟控制的门控“D”型触发器组成作为一个柜台。输入包括4个独立的阻塞线,一个PRESET \ ENABLE \控制,单独的CLOCK UP和CLOCK DOWN信号以及一个主RESET。提供四个缓冲Q信号输出以及用于多级计数方案的CARRY \和BORROW \输出。 计数器被清零,以便所有输出在RESET线上处于低电平状态。 RESET与时钟异步完成。当PRESET \ ENABLE \控制为低电平时,每个输出都可以与相应的卡纸输入电平的时钟异步编程。 计数器在CLOCK UP信号的正时钟沿计数一个计数如果CLOCK DOWN线为高电平。如果CLOCK UP线为高电平,计数器会对CLOCK DOWN信号的正时钟沿计数递减计数。 CARRY \和BORROW \信号为高电平,计数器向上或向下计数。在计数器达到计数模式下的最大计数后,CARRY \信号在半个时钟周期内变为低电平。在计数器达到倒计数模式下的最小计数后,BORROW \信号在半个时钟周期内变为低电平。通过将BORROW \和CARRY \输出分别连接到后续计数器...
发表于 11-02 19:21 342次 阅读
CD40192B-MIL CMOS 可预置 BCD 加/减计数器(具有重置功能的双时钟)

CD54ACT163 具有同步复位的同步可预设的二进制计数器

?? ACT163器件是4位二进制计数器。这些同步可预设计数器具有内部进位前瞻功能,适用于高速计数设计。通过使所有触发器同时计时以使得输出在由计数使能(ENP,ENT)输入和内部门控指示时彼此一致地改变来提供同步操作。这种工作模式消除了通常与同步(纹波时钟)计数器相关的输出计数尖峰。缓冲时钟(CLK)输入触发时钟波形上升(正向)边沿的四个触发器。 计数器完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平会禁用计数器,并使输出在下一个时钟脉冲之后与设置数据一致,无论使能输入的电平如何。 清除功能是同步。无论使能输入的电平如何,清零(CLR)\输入的低电平都会在CLK的下一次低电平到高电平转换后将所有四个触发器输出设置为低电平。这种同步清除允许通过解码Q输出以获得所需的最大计数来容易地修改计数长度。用于解码的门的低电平有效输出连接到CLR \以同步清除计数器0000(LLLL)。 进位超前电路为n位同步应用提供级联计数器没有额外的门控。 ENP,ENT和纹波进位输出(RCO)有助于实现此功能。 ENP和ENT都必须高计数,并且ENT被前馈以启用RCO。...
发表于 11-02 19:20 103次 阅读
CD54ACT163 具有同步复位的同步可预设的二进制计数器

CD4029B-MIL CMOS 可预设置的加/减计数器

CD4029B由一个四级二进制或BCD十进制加/减计数器组成,在两种计数模式下均提供先行进位。输入包括单个CLOCK,CARRY-IN \(CLOCK ENABLE \),BINARY /DECADE,UP /DOWN,PRESET ENABLE和四个单独的JAN信号,Q1,Q2,Q3,Q4和一个CARRY OUT \信号作为输出。 高PRESET ENABLE信号允许JAM INPUTS信息将计数器预设为与时钟异步的任何状态。当每个JAM线为低电平时,当PRESET-ENABLE信号为高电平时,将计数器复位为零计数。当CARRY-IN \和PRESET ENALBE信号为低电平时,计数器在时钟正跳变时前进一次。当CARRY-IN \或PRESET ENABLE信号为高电平时,进程被禁止。 CARRY-OUT \信号通常为高电平,当计数器在UP模式下达到最大计数或在DOWN模式下达到最小计数时,如果CARRY-IN \信号为低电平,则变为低电平。处于低状态的CARRY-IN \信号因此可以被认为是CLOCK ENABLE \。不使用时,CARRY-IN \端子必须连接到V SS 。 当BINARY /DECADE输入为高电平时,完...
发表于 11-02 19:20 126次 阅读
CD4029B-MIL CMOS 可预设置的加/减计数器

CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器

CD4020B,CD4024B和CD4040B是纹波进位二进制计数器。所有计数器阶段都是主从触发器。计数器的状态对每个输入脉冲的负转变进行一次计数; RESET线上的高电平将计数器重置为全零状态。输入脉冲线上的施密特触发器动作允许无限制的上升和下降时间。所有输入和输出均经过缓冲。 CD4020B和CD4040B型采用16引脚密封双列直插式陶瓷封装(F3A后缀),16引脚双列直插塑料封装(E后缀),16引脚小外形封装(NSR后缀)和16引脚薄收缩小外形封装(PW和PWR后缀)。 CD4040B型还提供16引脚小外形封装(M和M96后缀)。 CD4024B类型采用14引脚密封双列直插陶瓷封装(F3A后缀), 14引脚双列直插塑料封装(E后缀),14引脚小外形封装(M,MT,M96和NSR后缀),以及14引脚薄型收缩小外形封装(PW和PWR后缀) 。 特性 中速操作 完全静态操作 缓冲输入和输出 100%测试20 V时的静态电流 标准化,对称输出特性 完全静态操作 常用复位 5V,10V和15V参数额定值 在整个封装温度范围内,18 V时的最大输入电流为1μA;在18 V和25°C下100 nA 噪声容限(在整个封装温度范围内): V DD = 5 V时为1 V 2 V at ...
发表于 11-02 19:20 302次 阅读
CD4020B-MIL CMOS 14 级纹波进位二进制计数器/除法器

SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器

HC4060-Q1器件包含一个振荡器部分和14个纹波进位二进制计数器级。此振荡器配置可实现RC-或者晶体振荡器电路设计。时钟(CLKI)输入上的高到低转换增加了计数器的值。清除(CLR)输入上的高电平会关闭振荡器( CLKO 变为高电平而CLKO变为低电平)并且将计数器复位清零(所有的Q输出为低电平)。 特性 符合汽车应用要求 2V至6V的宽运行电压范围 输出可驱动多达10个低功耗肖特基晶体管逻辑电路(LSTTL)负载 低功耗,I CC 最大80μA t pd 典型值= 14 ns ±4mA输出驱动(在5V时间) 低输出电流,最大值1μA 实现相移振荡电路(RC) - 或者晶体振荡器电路的设计 参数 与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) Function Type Rating Operating Temperature Range (C) Pin/Package   var ...
发表于 10-16 10:08 138次 阅读
SN74HC4060-Q1 汽车类 14 级异步二进制计数器和振荡器