0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Silicon Labs PCI Express Gen 4时钟为数据中心 和消费类产品设计确立新的性能标杆

半导体动态 来源:Silicon Labs 作者:厂商供稿 2017-09-28 11:15 次阅读

新型Si522xx PCIe时钟系列产品提供业界领先的抖动性能、

电源效率和单芯片集成度

中国,北京 - 2017年9月28日- Silicon Labs(亦称“芯科科技”,NASDAQ:SLAB)日前宣布针对PCI Express® (PCIe®) Gen 1/2/3/4应用推出一系列具有业界最低抖动、最高集成度、最低功耗的时钟发生器产品。Silicon Labs新型Si522xx PCIe时钟发生器满足PCIe Gen 4的严格要求且提供20%的抖动裕度,同时为PCIe Gen 3抖动规格提供60%的抖动裕度。开发人员现在可以信心十足地采用Silicon Labs PCIe时钟设计出符合PCIe标准的解决方案,而且可以获得最大限度的抖动裕度,降低产品开发风险。

凭借兼容PCIe Gen 4和高达12路时钟输出,Si522xx时钟非常适合在数据中心应用中提供低抖动PCIe时钟生成和分发,无需添加额外的独立时钟缓冲器。除了提供一流的抖动裕度外,Si522xx时钟完全符合PCIe Gen 4通用时钟和独立展频分离参考(SRIS)架构。

Si522xx器件输出驱动器利用了Silicon Labs创新的推挽式HCSL技术,消除了采用传统恒流输出驱动器技术的PCIe时钟所需的片外终端电阻。内部电源滤波能够防止电源噪声降低时钟抖动性能,器件数量和占板面积与竞争解决方案相比减少30%。

设计电池供电应用(例如数码相机)的开发人员特别关注功耗。2路输出的Si52202时钟特别针对低功耗1.5-1.8V应用进行了优化,为PCIe应用提供业界最低功耗。它采用小尺寸3mmx 3mm 20-QFN封装,器件尺寸比竞争解决方案小45%。

Silicon Labs时钟产品高级营销总监James Wilson表示:“Silicon Labs持续推动PCI Express时钟的创新、性能和集成度。随着Si522xx系列产品的发布,我们现在可以完全满足整个PCIe应用需求,覆盖从服务器和存储到工业和消费类应用。”

由于时钟抖动是所有PCIe应用的关键设计参数,Silicon Labs为开发人员提供了免费的PCIe Gen 1/2/3/4抖动测量工具。

价格和供货

Si522xx PCIe时钟发生器系列产品已经量产,可提供样片,支持多种输出路数选项。Si52212、Si52208和Si52204时钟提供12、8和4路100MHz PCIe时钟输出,以及1路25MHz LVCMOS参考时钟输出。Si52202时钟支持2路100MHz PCIe时钟输出。样片可在2周内发货,量产产品可在4周内发货。

在一万片订购数量下,2路输出器件单价为1.27美元起,12路输出器件单价为2.76美元起。Silicon Labs新型Si52204-EVB开发套件提供快速、方便的PCIe时钟评估,零售价格为140美元。

关于Silicon Labs

Silicon Labs(NASDAQ:SLAB)是领先的芯片、软件和解决方案供应商,致力于建立一个更智能、更互联的世界。我们屡获殊荣的技术正在塑造物联网、互联网基础设施、工业自动化消费电子和汽车市场的未来。我们世界一流的工程团队创造的产品专注于性能、节能、互联和简易化。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟发生器
    +关注

    关注

    1

    文章

    168

    浏览量

    66964
  • Silicon Labs
    +关注

    关注

    11

    文章

    306

    浏览量

    62261
  • Si522xx
    +关注

    关注

    0

    文章

    1

    浏览量

    3095
收藏 人收藏

    评论

    相关推荐

    #mpo极性 #数据中心mpo

    数据中心MPO
    jf_51241005
    发布于 :2024年04月07日 10:05:13

    #mpo光纤跳线 #数据中心光纤跳线

    光纤数据中心
    jf_51241005
    发布于 :2024年03月22日 10:18:31

    #光纤弯曲 #光纤衰减 #数据中心光纤

    光纤数据中心
    jf_51241005
    发布于 :2024年03月08日 09:59:50

    #MPO预端接 #数据中心机房 #机房布线

    数据中心MPO
    jf_51241005
    发布于 :2024年03月01日 11:12:47

    #永久链路 #信道测试 #数据中心

    数据中心
    jf_51241005
    发布于 :2024年02月23日 10:17:58

    #紧套光缆 #松套光缆 #数据中心

    数据中心光缆
    jf_51241005
    发布于 :2024年01月26日 09:44:11

    #光缆水峰 #综合布线光缆 #数据中心

    数据中心光缆
    jf_51241005
    发布于 :2024年01月15日 09:43:26

    #预端接光缆 #24芯光缆 #数据中心

    数据中心光缆
    jf_51241005
    发布于 :2023年12月08日 11:01:21

    大模型时代,数据中心将转向何方?

    数据中心大模型
    脑极体
    发布于 :2023年11月22日 09:01:41

    Silicon Labs无线接收器Si4355可以同时支持传输速率2.4/9.6Kbps的数据吗?

    Silicon Labs无线接收器Si4355可以同时支持传输速率2.4/9.6Kbps的数据吗?
    发表于 10-28 08:25

    请问Silicon Labs时钟芯片Si5332如何更改时钟输出频率?​

    Silicon Labs时钟芯片Si5332如何更改时钟输出频率?​
    发表于 10-28 07:28

    QDMA Subsystem for PCI Express产品指南

    电子发烧友网站提供《QDMA Subsystem for PCI Express产品指南.pdf》资料免费下载
    发表于 09-14 10:34 0次下载
    QDMA Subsystem for <b class='flag-5'>PCI</b> <b class='flag-5'>Express</b><b class='flag-5'>产品</b>指南

    PCI Express桥:指南上游内存读取性能优化

    电子发烧友网站提供《PCI Express桥:指南上游内存读取性能优化.pdf》资料免费下载
    发表于 07-24 16:21 0次下载
    <b class='flag-5'>PCI</b> <b class='flag-5'>Express</b>桥:指南上游内存读取<b class='flag-5'>性能</b>优化

    核芯互联推出符合DB2000QL及PCIe Gen5和Gen 6标准的低抖动时钟缓冲器CLB2000

    性能时钟器件是高带宽、高速率、高算力、大模型的基础。核芯互联近日推出面向下一代数据中心应用的超低抖动全新20路LP-HCSL差分时钟缓冲器CLB2000,其业界领先的附加抖动
    的头像 发表于 06-08 15:29 887次阅读
    核芯互联推出符合DB2000QL及PCIe <b class='flag-5'>Gen</b>5和<b class='flag-5'>Gen</b> 6标准的低抖动<b class='flag-5'>时钟</b>缓冲器CLB2000

    增强现实 AR:数据中心机房可视化运维#AR # #产品方案

    数据中心
    阿梨是苹果
    发布于 :2023年05月25日 10:32:50