0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe 5.0推行下再迎爆点的扇出缓冲器

E4Life 来源:电子发烧友原创 作者:Leland 2021-12-23 09:49 次阅读
作为一种高速总线接口技术,PCIe具有很多优势,比如大带宽和模块化,采用标准独特连接时可以优化成本及可靠性等。随着PCIe的应用日渐普及,越来越多的平台开始过渡到更新的PCIe标准。

PCIe 5.0作为最新一代的PCIe的标准,理所当然地成了数据中心高速计算处理持续演进的关键。不仅是作为CPUAI加速器之间的纽带,越来越多的存储方案也开始从SAS/SATA转向PCIe,包括固态硬盘。不仅如此,在AI/ML这样的工作负载转变下,PCIe在PC、工作站、数据通信乃至汽车上的出镜率也越来越高,异构计算等架构也对带宽提出了更高的需求。

除了最小的PCIe系统以外,几乎所有系统中都需使用PCIe时钟分配器件,也就是缓冲器。 器件有限的引脚数目限制了单个器件中可以生成的PCIe时钟数量。某些情况下,电路板布线要求也会限制可在单个区域中可分配的时钟数量。

扇出缓冲器可将单个时钟从拥挤的电路板区域引出至需要多份拷贝的区域,然后缓冲器在本地扇出时钟。此外,在只有来自连接器的单PCIe时钟,却需要多份拷贝的情况下,也得靠扇出缓冲器来解决问题。

TI

TI的LMK00334就是一款经典的4路输出HCSL扇出缓冲器,具备两组双差分输出。该缓冲器采用了3:1输入多路复用器,其中两个通用输入工作频率高达400MHz,接受LVPECL、LVDS、CML、SSTL、HSTL、HCSL或单端时钟,另一个晶振输入则可以接受10MHz到40MHz的晶振或单端时钟。

LMK00334 / TI
该缓冲器兼容PCIe Gen1至Gen5的标准,在100MHz PCIe 5.0下的附加相位抖动低至30fs RMS。LMK00334的输入和性能特性,让其成了替代固定输出缓冲器的不二之选,如此低的附加抖动在服务器、射频拉远单元和基站单元可以说是一大优势。

瑞萨

瑞萨的9DBL0255和9DBL0455是针对PCIe 1到5应用的PCIe时钟扇出缓冲器,分别为2输出和4输出,其中9DBL0455的工作频率可高至267MHz。根据瑞萨在规格书上提供的数据,该系列在PCIe 5.0下可以做到小于15fs RMS的附加抖动值,在156.25MHz的高频下典型附加抖动为46fs RMS。

9DBL0255/0455原理图 / 瑞萨

该系列最大的特点在与集成了一个开漏信号丢失(LOS)输出电路,用于指示是否存在输入时钟。瑞萨也有内置PLL的PCIe缓冲器,不过在需要扩频的情况下,基本都要用到纯扇出缓冲器。而且在没有旁路mux的情况下,也进一步降低了传播延迟。

Skyworks

Skyworks在今年收购Silicon Labs基础设施和汽车业务后,Silicon Labs的部分产品全部归到了Skyworks旗下,扇出缓冲器也是其中之一。Si53212、Si53208 和 Si53204 是Skyworks高性能、附加抖动低的低功耗 PCIe 时钟缓冲器产品系列,分别可以获得 12、8 或 4 路 100 MHz 的 PCIe 时钟输出,均为非PLL的扇出缓冲器。

SI53212 原理图 / Skyworks
除了100MHz以外,该系列还支持10MHz到200MHz的输入频率。该系列所有差分时钟输出均符合 PCIe Gen1/2/3/4/5 公共时钟和单独参考时钟规格。该缓冲器产品系列支持扩频,可以用于对输入时钟进行扩频直通,进一步降低EMI以保证信号完整性。不过该系列的附加抖动没有做到极致,在PCIe 4.0下的附加抖动典型值为0.04ps。

随着越来越多的数据中心硬件设计正在使用1.5V或1.8V电源,以最大限度地降低整体功耗,比如网络接口控制器(NIC)、PCIe总线扩展器和高性能计算(HPC)加速器等。Si532xx系列缓冲器支持单个1.5V-1.8V电源供电,非常适合在这样的低功耗设计中提供低抖动PCIe时钟分发。除了支持PCIe通用时钟外,该系列也支持分离参考无展频(SRNS)和分离参考独立展频(SRIS)架构,能够满足各种应用需求。

极景微半导体

为突破高性能时钟芯片上“卡脖子”的困境,南京极景微半导体也在近日推出了两款支持PCIe 5.0接口标准的4/8输出时钟扇出缓冲器,分别是US5D334和US5D338,前者可为输入时钟创建4个缓冲副本,后者可产生8个缓冲副本。

虽然没有给出具体的数据,但极景微半导体称US5D334和US5D338可以直接以PIN2PIN的方式替代TI的LMK00334和LMK00338,而且能与未来极景微自研的US6S208时钟发生器结合,提供国产的高性能时钟树方案。极景微指出,这两款扇出缓冲器与同类竞争器件相比,支持锐降70%的附加抖动,而且支持显著提高的电源噪声抑制。

小结

其实不只是数据中心,移动互联网和汽车电子也在推动更高性能的时钟解决方案,不少厂商也都推出了车规级的PCIe缓冲器。在PCIe 5.0从今年年底正式开始铺开的情况下,扇出缓冲器市场也将迎来新一轮的爆发。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCIe
    +关注

    关注

    13

    文章

    1083

    浏览量

    80809
  • 扇出缓冲器
    +关注

    关注

    0

    文章

    3

    浏览量

    5897
收藏 人收藏

    评论

    相关推荐

    矽力杰高性能20路PCIe时钟缓冲器

    高性能20路PCIe时钟缓冲器新品推介SQ82100PCI-Express(PCIe)是一种高速串行计算机扩展总线标准,主要用于扩充计算机系统总线数据吞吐量以及提高设备通信速度。目前服务器
    的头像 发表于 12-20 08:19 319次阅读
    矽力杰高性能20路<b class='flag-5'>PCIe</b>时钟<b class='flag-5'>缓冲器</b>

    AD7328的模拟输入端是不是必须加缓冲器?

    单端模式,AD7328模拟输入端是不是必须加缓冲器缓冲器选什么型号
    发表于 12-06 06:52

    AD5522使用缓冲器后最大的安电流可达到多少?

    依据数据手册表示,外加Rsense可最大达到+80mA的电流范围,若需80+以上需加缓冲器。 请问使用缓冲器后最大的安电流可达到多少?电流过大是否需要衰减后流入AD5522?
    发表于 12-04 07:24

    AD7175-2真轨到轨缓冲器应用指南

    电子发烧友网站提供《AD7175-2真轨到轨缓冲器应用指南.pdf》资料免费下载
    发表于 11-28 11:46 1次下载
    AD7175-2真轨到轨<b class='flag-5'>缓冲器</b>应用指南

    请问如何将缓冲器与AD8221搭配使用 ?

    我想在一项应用中使用ad8221 ad8221,目的是放大接收自2个电极的不同电位。为消除高频噪声,我在仪表放大器输入前使用了一个RC滤波,您认为在滤波和放大器输入之间使用一个电压缓冲器是否会更好。在此情况
    发表于 11-24 07:19

    什么是PCIePCIe有什么用途?PCIe 5.0有何不同?

    随着英特尔Alder Lake CPU的发布,以及AMD 7000 Ryzen CPU的即将发布,PCIe 5.0 硬件终于成为现实。但什么是 PCIe 5.0
    的头像 发表于 11-18 16:48 1644次阅读
    什么是<b class='flag-5'>PCIe</b>?<b class='flag-5'>PCIe</b>有什么用途?<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>有何不同?

    如何设计和使用缓冲器

      引言:一位朋友要求更一期Snubber的详细介绍,这个拖更好久了,今天就补上!切断电路中的电流时,电路中的杂散电感会导致电压急剧增加,缓冲器电路提供保护,以抑制这个浪涌电压,吸纳在关闭时发生
    的头像 发表于 09-26 15:53 758次阅读
    如何设计和使用<b class='flag-5'>缓冲器</b>

    三态输出的缓冲器有哪些用途?

    三态输出的缓冲器有哪些用途? 三态输出缓冲器是一种电子元件,其主要作用是将一个输入信号转换成一个可以控制多个输出设备的信号。这种缓冲器可以被用于一系列的应用,包括数码电路、计算机、消费电子设备、通信
    的头像 发表于 09-21 15:55 1946次阅读

    为什么共漏级又称为源极跟随器、电压缓冲器

    为什么共漏级又称为源极跟随器、电压缓冲器?共源共栅级又称为电流缓冲器?  共漏级、共源共栅级等是电子电路中常见的两种基本放大电路,它们最常见的应用是作为电压或电流缓冲器。在这篇文章中,我们将详细介绍
    的头像 发表于 09-21 15:52 1829次阅读

    PCIe 5.0 SSD不用风扇会怎么样?

    PCIe 4.0 SSD初期就面临严重的发热问题,但至少被动散热片都可以搞定。PCIe 5.0 SSD更是直接飞起,首批产品几乎清一色都用上了主动风扇,性能也无法满血。
    发表于 09-15 10:38 218次阅读
    <b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b> SSD不用风扇会怎么样?

    IP_Leaflet:LVDS IO缓冲器

    IP_Leaflet:LVDS IO缓冲器
    发表于 07-04 19:02 0次下载
    IP_Leaflet:LVDS IO<b class='flag-5'>缓冲器</b>

    MAX13256的缓冲器设计

    MAX13256具有可调过流门限,用于短路保护。不幸的是,这个阈值使得使用标准方法为设备设计缓冲器变得困难。本应用笔记介绍了如何为MAX13256设计电压缓冲器,同时考虑限流特性。
    的头像 发表于 06-25 14:22 661次阅读
    MAX13256的<b class='flag-5'>缓冲器</b>设计

    核芯互联推出符合DB2000QL及PCIe Gen5和Gen 6标准的低抖动时钟缓冲器CLB2000

    高性能的时钟器件是高带宽、高速率、高算力、大模型的基础。核芯互联近日推出面向下一代数据中心应用的超低抖动全新20路LP-HCSL差分时钟缓冲器CLB2000,其业界领先的附加抖动性能远超PCIe Gen 5和PCIe Gen 6
    的头像 发表于 06-08 15:29 904次阅读
    核芯互联推出符合DB2000QL及<b class='flag-5'>PCIe</b> Gen5和Gen 6标准的低抖动时钟<b class='flag-5'>缓冲器</b>CLB2000

    PCIe 5.0之PCB设计及挑战

    增强的速度和性能相较于PCIe 4.0,PCIe 5.0最显著的优势是增强的速度和性能。2倍速度的提升将转化为更快的数据传输率,减少延迟,并提高整体系统性能。
    的头像 发表于 05-29 15:31 1524次阅读

    PCIe 5.0均衡模式:缩短链路启动时间

    PCIe 是用于点对点通信的高速差分串行标准。每一代 PCIe 标准都提供比上一代产品更多的功能和更快的数据传输速率。最新一代 PCIe 5.0 将使
    的头像 发表于 05-26 10:23 1220次阅读
    <b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>均衡模式:缩短链路启动时间