0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

串行解串器以及各种技术及其应用

电子设计 来源:德州仪器 作者:德州仪器 2022-01-28 09:16 次阅读

作者:Michael Peffers

欢迎阅读《获得连接》系列博客!在上篇《获得连接》博客《多点应用的 LVDS》一文中,我们介绍了 TIA/EIA-899 或 MLVDS 标准以及一个典型的最终应用。本文我们将探讨串行解串器 (SerDes) 以及各种技术及其应用。

串行解串器是可将大位宽并行总线压缩成少量(通常为一条)差分串行链路的器件,该链路可在远远高于低速大位宽并行总线的速率下进行切换。串行解串器对大位宽并行总线进行了串行化,不仅可实现在系统内部、系统间或位于两个不同地点的系统间进行大量数据的点对点传输,同时还可降低功耗、板级空间和成本。下图 1 是串行解串器的基本概念。

poYBAGGKa_aAUr1UAAAvZdUVSuU765.jpg

图 1:串行∕解串

随着数据速率的增加,有关实施并行总线的问题也随之增多。较快总线比较慢总线功耗高,而且由于定时容差的降低,信道数量的增加,布局难度也越来越大。随着数据速率的增加,保持信道间的时滞也日益重要,原因是较大的时滞差异会导致系统定时问题,因为接收器需要按对齐位组在并行数据总线中进行时钟计时。此外,由于如今的设计日益紧凑,板级空间也格外珍贵,因此大型并行总线会消耗宝贵的 PCB 基板空间。串行解串器能够降低成本、功耗以及板级空间,可为上述设计挑战提供良好的解决方案。

我们首先用一个简单的串行解串器实例来描述基本工作原理,因为当前有些串行解串器器件可能比较难处理。时钟定时对于使用串行解串器的应用来说极为重要,因为一切都不能随机出现,必须在给定的时间内发生。系统时钟可分配给包括串行解串器在内的所有组件,以帮助实现同步工作。网络处理单元 (NPU) 或 FPGA 等终端器件不仅可在所需的系统频率下实现并行数据输出运行,而且还可连接至串行解串器器件的并行接口。并行数据可在系统时钟的时钟上升沿、下降沿或上升及下降沿上、在串行解串器 FIFO 中进行定时。数据怎么在 FIFO 中进行定时,取决于串行解串器厂商以及所针对的最终应用。

并行数据通常将编码为标准编码方案(例如 8B/10B 编码),因而适用于串行化。原始应用数据可能包含病态模式、长期运行的 1 和 0,这会使串行解串器难以捕捉位跳变。对数据进行编码能够消除病态模式,确保数据流的转换密集度平衡和 DC 平衡。未编码数据的另一个挑战是字符描述会在串行化过程中丢失,因此将数据编码为 10 位字符可确保接收器能够判定正确的字符描述。通常使用逗号字符(0011111 或 1100000)或 K28.5(0011111010 或 1100000101),也可使用其它同步字符。K28.5 字符由发送串行解串器针对接收器插入,从而可检测为对齐字符。串行化数据随后将通过介质送达接收串行解串器器件。下图 2 是 8B/10B 编码实例。

poYBAGGKa_iAadPXAAArNRKM6LY789.jpg

图 2:8B/10B 编码

该接收串行解串器可将流入的比特流(表现为电压摆幅)转换为数字比特流。此外,该接收器还整合有时钟数据恢复电路 (CDR),其可从流入的 DC 平衡数据流中恢复字节时钟。接收串行解串器可运行自己的本地参考振荡器,但这不仅要与恢复的字节时钟相位对齐,而且还要用于为接收到的比特流时钟计时。接收到的比特流随后可进行解串,反馈至并行总线,送达等待中的终端器件。

TLK1501 是一款多千兆位收发器,可用于高速点对点数据传输系统。TLK1501 支持 16 位大并行接口,可在参考时钟上升沿读入数据。并行总线经过 8B/10B 编码并经过串行化后,通过差分高速介质进行有序传输。TLK1501 的接收器部分可接受 8B/10B 编码数据,对此,其 CDR 将锁定从输入数据流提取比特时钟并对该数据流进行重定时。串行数据流随后对齐到分开的 10 位字符边界,经过解码后通过 16 位总线传输至等待中的终端器件。TLK1501 是一款简洁的器件,采用它进行设计,可降低系统成本与功耗,缩小板级空间。

审核编辑:彭菁
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 振荡器
    +关注

    关注

    28

    文章

    3482

    浏览量

    137546
  • 数据
    +关注

    关注

    8

    文章

    6504

    浏览量

    87444
  • 串行解串器
    +关注

    关注

    0

    文章

    6

    浏览量

    6613
收藏 人收藏

    评论

    相关推荐

    SDI音频嵌IP模块设计及应用

    【作者】:赵宇红;曾雷;白皛;谢人超;阎利早;【来源】:《电声技术》2010年02期【摘要】:针对串行数字接口(SDI),提出了一种基于FPGA的音频数据IP模块嵌方案。介绍了相关协议标准,重点
    发表于 04-22 11:54

    Maxim推出高速LVDS串行/MAX9259/MAX9260/MAX9265

    MXIM推出其高速LVDS串行/(SerDes)系列的最新成员:MAX9263/MAX9265
    发表于 12-06 12:31

    《微机原理与汇编语言》89C51串行口及串行通信技术

    `《微机原理与汇编语言》89C51串行口及串行通信技术[hide][/hide]`
    发表于 04-05 12:51

    该LVDS串行DS90UB925的DOUT端的共模电感是怎么选型计算取值和精度范围的,

    该LVDS串行DS90UB925的DOUT端的共模电感是怎么选型计算取值和精度范围的,电流等其他电气因素需要考虑什么,如何考虑
    发表于 08-31 00:00

    MXIM推出GSML四通道MAX9286,以更少元件、更短时间实现ADAS (高级驾驶辅助系统)的环视系统设计。

    MXIM推出GSML四通道MAX9286,以更少元件、更短时间实现ADAS (高级驾驶辅助系统)的环视系统设计。仅需一片MAX9286吉比特多媒体串行链路(GMSL)
    发表于 02-02 11:23

    供应MAX9286吉比特多媒体串行链路(GMSL)接收多达四个GMSL串行的数据

    通道,工作在9.6kbps至1Mbps,工作模式为UART至UART、UART至I²C以及I²C至I²C模式。利用控制通道,μC能够随时设置串行
    发表于 02-02 15:10

    串行如何构成PHY

    单:串行、收发以及PHY 之间的区别我们现在来回答这个问题:
    发表于 09-13 10:01

    探讨串行技术及其应用

    应用。本文我们将探讨串行 (SerDes) 以及各种
    发表于 09-13 09:54

    浅析汽车电子极近场EMI扫描技术

    例子是关于“扩频时钟发生(SSCG)”的辐射特性,分别在“关”和“开”的状况下对其扫描。在第二个例子中,设计团队对比了第二代半双工串行
    发表于 05-31 07:47

    将3位prbs的o/p链接到串行并最终链接到时,结果不正确

    ; = 0; j = j-1)开始dout1 = prbs [j];结束端//连接到​​行的O / P(
    发表于 04-03 07:47

    关于MAX9247/MAX9218串行/芯片组的性能测试分析

    关于MAX9247/MAX9218串行/芯片组的性能测试详细解析
    发表于 04-12 06:11

    什么是串行?其有哪些应用?

    本文我们将探讨串行 (SerDes) 以及各种技术
    发表于 05-24 07:02

    MS1023/MS1224芯片,10MHz~80MHz/10:1 LVDS/-颂扬恒科技(瑞盟一级代理)

    布局 应用:  无线基站  底板互连(Backplane Interconnect)  数字用户线接入复用器(DSLAM) 描述: MS1023 和 MS1224
    发表于 12-07 09:52

    串行如何构成PHY较小器件

    本文我们将探讨串行如何构成另一种称为物理层器件 (PHY) 的较小器件。什么是 PHY?数据链路层与物理介质之间的电气连接通常由 PHY 构成,数据将通过它传输。下图 1 是开放
    发表于 11-21 06:04

    串行 (SerDes) 以及各种技术及其应用

    本文我们将探讨串行 (SerDes) 以及各种技术
    发表于 11-21 06:38