侵权投诉

浅析Xilinx系列FPGA Select IO简介

2021-10-28 16:46 次阅读

在SelectIO简介连载一中介绍了其架构,本章会继续介绍如何使用其gearbox功能来实现不同的比率的串并转换功能。

7 Series FPGA中LVDS使用了ISERDESE2,SDR Rate可设为2,3,4,5,6,7,8。DDR Rate可设为4,6,8,10,14。

4960ff8a-37a6-11ec-82a8-dac502259ad0.png

从UG471的Bitslip部分可以看出在SDR和DDR移位的位数不一样。在SDR模式下,一个Bitslip脉冲使数据左移一位;而在DDR模式下,一个Bitslip脉冲使数据右移一位或左移三位。

49d2be18-37a6-11ec-82a8-dac502259ad0.png

4a2a7e50-37a6-11ec-82a8-dac502259ad0.png

所以在某些传输过程中,可以先传预设值,等待接收方调整Idelay和Bitslip解出正确的预设值后再传输有效数据。

对习惯使用7 Series FPGA用户在接触XilinxUltraScale和UltraScale +器件 SelectIO时感觉不习惯,原因XilinxUltraScale和UltraScale +是ISERDESE3和OSERDESE3组件,使用Select IO需要在IP catlog中选择high_speed_selectio IP Configuration interface 在Serialization Factor选项中只有8或者4可以选择。

4ae86bc2-37a6-11ec-82a8-dac502259ad0.png

对这类应用Xilinx 提供了XAPP1315 7:1的参考设计,那么对6:1,5:1这种应用用户需要在参考设计上改哪里,怎样去改?下面我们提供修改方式供参考。

1、从Data Reception看需要把ISERDESE3 输出的8位数据(Serialization Factor=8)通过gearbox模块转成7,6,5位的数据。其中7位的数据XAPP1315已经做过了,这里我们用6:1的数据为例, 需要从ISERDES3实现Read8 bit 数据通过gearbox 转换为6bit数据。

4b739f8a-37a6-11ec-82a8-dac502259ad0.png

2、对于Read 8 to 6 gearbox设计方式:

4bee50ea-37a6-11ec-82a8-dac502259ad0.png

从数据排列可以分析到8 bit数据在每次读取6 bit数据,经过4次后开始循环,我们通过状态机设计gearbox的代码需只需要实现;

4c7e41f0-37a6-11ec-82a8-dac502259ad0.png

// Read 8 to 6 gearbox

//

always @ (posedge px_clk)

begin

case (px_rd_seq )

3‘h0 : begin

px_data 《=px_rd_curr[5:0];

end

3’h1 : begin

px_data 《={px_rd_curr[3:0], px_rd_last[7:6]};

end

3‘h2 : begin

px_data 《={px_rd_curr[1:0], px_rd_last[7:4]};

end

3’h3 : begin

px_data 《={px_rd_last[7:2]};

end

endcase

end

3、Data Transmission,OSERDES3使用4 bit 输入,参考例程是把ISERDES的数据接到OSERDES,这里我们在参考例程上任然使用ISERDE 到OSERDES的数据传送方式验证。分析知道需要一个6 bit 转4 bit数据的 Gearbox.

4cf6339a-37a6-11ec-82a8-dac502259ad0.png

4、Gearbox设计思路是把6 bit的数据按4bit大小去读取直到数据开始循环。

4d6a22b4-37a6-11ec-82a8-dac502259ad0.png

通过表格客户分析出设计代码做3次循环可以满足要求

4de1f6c2-37a6-11ec-82a8-dac502259ad0.png

Read state machine and gear box

//

always @ (posedge tx_clkdiv4)

begin

if(!tx_enable) begin

rd_addr 《= 4‘b0;

rd_state 《= 3’h0;

end else begin

case (rd_state )

3‘h0 : begin

rd_addr 《= rd_addr + 1’b1;

tx_data 《= rd_curr[3:0];

rd_state《= rd_state + 1‘b1;

end

3’h1 : begin

rd_addr 《= rd_addr;

tx_data 《= {rd_curr[1:0], rd_last[5:4]};

rd_state《= rd_state + 1‘b1;

end

3’h2 : begin

rd_addr 《= rd_addr + 1‘b1;

tx_data 《= rd_last[5:2];

rd_state《= 3’h0;

end

endcase

end

end

5、到这来我们已经完成gearbox 模块的设计,实现LVDS Source Synchronous 6:1。在Serialization and Deserialization部分还需要修改输入的数据

//

// Transmit Data Generation

//

always @ (posedge tx_px_clk)

begin

if(tx_px_reset) begin

tx_px_data[ 5:0 ] 《= 6‘h01;

tx_px_data[11:6 ] 《= 6’h02;

tx_px_data[17:12] 《= 6‘h03;

tx_px_data[23:18] 《= 6’h04;

tx_px_data[29:24] 《= 6‘h05;

end

else begin

tx_px_data[ 5:0 ]《= tx_px_data[ 5:0 ]+1’b1;

tx_px_data[11:6 ]《= tx_px_data[11:6 ]+1‘b1;

tx_px_data[17:12]《= tx_px_data[17:12]+1’b1;

tx_px_data[23:18]《= tx_px_data[23:18]+1‘b1;

tx_px_data[29:24]《= tx_px_data[29:24]+1’b1;

end

end

// Receiver 1 - Data checking per pixelclock

//

always @(posedge rx1_px_clk or negedgerx1_px_ready)

begin

rx1_px_last 《= rx1_px_data;

if(!rx1_px_ready) begin

rx1_match 《= 1‘b0;

end

else if ((rx1_px_data[ 5:0 ]==rx1_px_last[ 5:0 ]+1’b1)&&

(rx1_px_data[11:6 ]==rx1_px_last[11:6 ]+1‘b1)&&

(rx1_px_data[17:12]==rx1_px_last[17:12]+1’b1)&&

(rx1_px_data[23:18]==rx1_px_last[23:18]+1‘b1)&&

(rx1_px_data[29:24]==rx1_px_last[29:24]+1’b1)) begin

rx1_match 《= 1‘b1;

end

else begin

rx1_match 《= 1’b0;

end

end

6、对用户的系统可能需要的lane数量为8,在对应的数据部分需要做对应的修改

4e617050-37a6-11ec-82a8-dac502259ad0.png

Receiver使用ISERDESE3在1:8 DDR模式与8:6分布式RAM基于齿轮箱反序列化和对齐输入数据流。这个实现需要三个时钟域,1/2速率采样时钟(rx_clkdiv2), 1/8速率反序列化数据时钟(rx_clkdiv8),和1/6像素时钟(px_clk),它等于Receiversource clock。

Receiver source clock在MMCM或PLL中乘以6或12以满足VCO频率范围,然后除以2生成1/2速率采样时钟(rx_clkdiv2),除以6生成织物像素时钟(px_clk)。

//

// Instantiate PLL or MMCM

//

generate

if (USE_PLL == “FALSE”)begin // use an MMCM

MMCME3_BASE # (

.CLKIN1_PERIOD (CLKIN_PERIOD),

.BANDWIDTH (“OPTIMIZED”),

.CLKFBOUT_MULT_F (6*VCO_MULTIPLIER),

.CLKFBOUT_PHASE (0.0),

.CLKOUT0_DIVIDE_F (2*VCO_MULTIPLIER),

.CLKOUT0_DUTY_CYCLE (0.5),

.CLKOUT0_PHASE (0.0),

.DIVCLK_DIVIDE (1),

.REF_JITTER1 (0.100)

tx_mmcm (

.CLKFBOUT (px_pllmmcm),

.CLKFBOUTB (),

.CLKOUT0 (tx_pllmmcm_div2),

.CLKOUT0B (),

.CLKOUT1 (),

.CLKOUT1B (),

.CLKOUT2 (),

.CLKOUT2B (),

.CLKOUT3 (),

.CLKOUT3B (),

.CLKOUT4 (),

.CLKOUT5 (),

.CLKOUT6 (),

.LOCKED (cmt_locked),

.CLKFBIN (px_clk),

.CLKIN1 (clkin),

.PWRDWN (1‘b0),

.RST (reset)

);

end else begin // Use aPLL

PLLE3_BASE # (

.CLKIN_PERIOD (CLKIN_PERIOD),

.CLKFBOUT_MULT (6*VCO_MULTIPLIER),

.CLKFBOUT_PHASE (0.0),

.CLKOUT0_DIVIDE (2*VCO_MULTIPLIER),

.CLKOUT0_DUTY_CYCLE (0.5),

.REF_JITTER (0.100),

.DIVCLK_DIVIDE (1)

tx_pll (

.CLKFBOUT (px_pllmmcm),

.CLKOUT0 (tx_pllmmcm_div2),

.CLKOUT0B (),

.CLKOUT1 (),

.CLKOUT1B (),

.CLKOUTPHY (),

.LOCKED (cmt_locked),

.CLKFBIN (px_clk),

.CLKIN (clkin),

.CLKOUTPHYEN (1’b0),

.PWRDWN (1‘b0),

.RST (reset)

);

end

7、代码中对应的源语需要升级到ULTRASCALE_PLUS对应的部分

类似的地方:localparam DELAY_VALUE = ((CLKIN_PERIOD*1000)/6 《= 1100.0) ?(CLKIN_PERIOD*1000)/6 : 1100.0;

ULTRASCALE_PLUS maximumvalue for 1100.0

IDELAYE3 SIM_DEVICE(“ULTRASCALE_PLUS”), // Set the device version for simulationfunctionality (ULTRASCALE// ULTRASCALE_PLUS,recommended to re-call IDELAYE3 in the ULTRASCALE_PLUSdirectory

8、所以以模块修完之后通过软件仿真验证修改的数据跟XAPP1315的数据对比,设计中采用parameter DATA_FORMAT = “PER_CLOCK”,数据格式会安装PER_CLOCK方式排列LVDS Source Synchronous 6:1 Serializationand Deserialization Using Clock Multiplication。

4ecad428-37a6-11ec-82a8-dac502259ad0.png

Xapp1315 LVDS Source Synchronous 7:1Serialization and Deserialization Using Clock Multiplication仿真数据:

4fe25692-37a6-11ec-82a8-dac502259ad0.png

综上所述,通过数据比对分析数据没有问题,从而实现此功能。

编辑:jq

原文标题:Xilinx 系列FPGA Select IO简介连载二

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

浅析MATLAB和Simulink嵌入式视觉应用

嵌入式视觉是什么? 嵌入式视觉是指将图像处理和计算机视觉应用到嵌入式系统。 嵌入式视觉开发工作流程的主要环节包括视觉算法...
发表于 12-04 08:00 33次 阅读

2.STC15W408AS单片机时钟

STC15W408AS单片机有两个时钟源:内部高精度R/C时钟和外部时钟(外部输入时钟或外部晶体振荡....
发表于 12-03 19:21 6次 阅读
2.STC15W408AS单片机时钟

《深入浅出玩转 FPGA》吴厚航编著

《深入浅出玩转FPGA》收集整理了作者在FPGA学习和实践中的经验点滴。书中既有日常的学习笔记,对一....
发表于 12-03 17:15 12次 阅读

IoT嵌入式硬件--晶振

“在很多的IoT硬件电路里面都能看到晶振的身影,各种不同频率的,不同封装的,有高精度的,也有普通的,....
发表于 12-03 17:06 16次 阅读
IoT嵌入式硬件--晶振

SiT9122:SiTime高频220 - 625MHz可编程差分振荡器,FPGA时钟伴侣

关于作者--SiTime样品中心为了加速SiTime MEMS硅晶振产品的应用普及,让中国电子工程师能快速体验
的头像 SiTime样品中心 发表于 12-03 15:55 236次 阅读
SiT9122:SiTime高频220 - 625MHz可编程差分振荡器,FPGA时钟伴侣

首款ForgeFPGA器件可显著节省成本 提供全球应用支持

过去,行业陆续开发和推出了几种不同的可编程逻辑架构,以满足市场的不同需求,例如可编程阵列逻辑(PAL....
的头像 Dialog半导体公司 发表于 12-03 14:55 243次 阅读

电动车智能仪表系统设计案例分享

此项目主要是实现sd卡文件系统挂载,并搜索下所有wav文件进行检索、记录,通过按键或者串口屏可实现音....
的头像 电子发烧友论坛 发表于 12-03 14:02 154次 阅读
电动车智能仪表系统设计案例分享

探究GDDR6给FPGA带来的大带宽存储优势以及性能测试(下)

接上一篇。。。。。。 5. GDDR6技术细节以及Clamshell模式 GDDR6它是采用16n ....
的头像 Achronix 发表于 12-03 11:49 417次 阅读
探究GDDR6给FPGA带来的大带宽存储优势以及性能测试(下)

探究GDDR6给FPGA带来的大带宽存储优势以及性能测试(上)

1. 概述 随着互联网时代的到来,人类所产生的数据发生了前所未有的、爆炸性的增长。IDC预测,全球数....
的头像 Achronix 发表于 12-03 11:31 378次 阅读
探究GDDR6给FPGA带来的大带宽存储优势以及性能测试(上)

基于鸿蒙分布式数据服务开发的聊天室应用

   之前给大家介绍过《HarmonyOS 分布式之仿抖音应用》,此次给大家介绍一下基于鸿蒙分布式数....
的头像 HarmonyOS技术社区 发表于 12-03 10:35 122次 阅读

XCZU47DR-L2FFVE1156I 详细产品资料

XCZU47DR-L2FFVE1156I供货XCZU47DR-L2FFVE1156I在途订单SoC6....
的头像 黄云艳 发表于 12-03 09:52 17次 阅读
XCZU47DR-L2FFVE1156I 详细产品资料

技术文章分享-基于FPGA及深度学习的人脸检测系统设计

第一部分 设计概述 1.1 设计目的 新冠病毒的肆虐让整个 2020 年笼罩在恐慌之中,戴口罩成了人....
的头像 FPGA技术江湖 发表于 12-03 09:26 105次 阅读
技术文章分享-基于FPGA及深度学习的人脸检测系统设计

华为全新推出BoostKit2.0充分发挥鲲鹏有效算力

本次直播介绍鲲鹏BoostKit使能极致性能,全新推出2.0,提供四大类“数据亲和”加速组件,通过对....
的头像 华为产品资料 发表于 12-03 09:12 129次 阅读

探究基于FPGA的头盔式辅助瞄准系统

第一部分 设计概述 1.1 设计目的 该作品的设计灵感来自于科幻电影《星际特工》中的头盔控制攻击系统....
的头像 FPGA技术江湖 发表于 12-02 17:52 443次 阅读
探究基于FPGA的头盔式辅助瞄准系统

有方科技携手中国电信等共筑NB-IoT安全生态

11月11日,在2021国际数字科技展暨天翼智能生态博览会上,展锐V8811安全平台在中国电信体系正....
的头像 有方科技 发表于 12-02 17:00 419次 阅读

虹科运输冲击和GPS定位数据记录仪可以迅速确定并记录其位置

敏感和高价值的货物在运送至客户的途中会面临各种各样的风险。无论是在公路或铁路上,在水上还是在空中;无....
的头像 广州虹科电子科技有限公司 发表于 12-02 14:31 361次 阅读

晶振为什么不封装到芯片内部, 你了解吗?

有一些电子设备需要频率高度稳定的交流信号,而LC振荡器稳定性较差,频率容易漂移(即产生的交流信号频率....
的头像 韩宇 发表于 12-02 10:43 23次 阅读
晶振为什么不封装到芯片内部, 你了解吗?

非常实用的PCB布局布线规则,画出美而高性能的板子

一、布局元器件布局的10条规则:1. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元....
发表于 12-01 19:21 16次 阅读
非常实用的PCB布局布线规则,画出美而高性能的板子

如何看待2010TI杯小电赛

如何看待2010TI杯小电赛首先给大家道个歉,这么久都没有发新的文章,今年7月到10月真的是很煎熬,....
发表于 12-01 17:51 11次 阅读
如何看待2010TI杯小电赛

2021年电赛 | 手把手带你玩转DDS

‍‍摘要:原定于7月28日才发布的器件清单,提前2天在26号就发布了。感觉大家现在应该猜题预测,与其....
发表于 12-01 17:36 13次 阅读
2021年电赛 | 手把手带你玩转DDS

基于STM32+FPGA的DDS实现

DDS基于FPGA的DDSSPI系统结构功能实现:在SPI接口下挂接上DDS模块,通过单片机向FPG....
发表于 12-01 17:36 6次 阅读
基于STM32+FPGA的DDS实现

联邦学习应用思考:需求还是方法?

徐葳 清华大学交叉信息研究院长聘副教授、华控清交首席科学家 前言: 目前,“联邦学习”这个术语在市场....
发表于 12-01 16:32 38次 阅读

三星手机云相册同步功能将关停

近日,三星公司发布已经公告称将关闭三星云相册同步功能,12月1日终止服务。为用户提供大容量可扩展的相....
的头像 lhl545545 发表于 12-01 11:29 321次 阅读

初识FPGA(搬运)

原文链接1原文链接2fpga简介FPGA(Field-Programmable Gate Array....
发表于 12-01 10:51 18次 阅读
初识FPGA(搬运)

如何使用STM32Cube去对uart进行配置呢

stm32cube是什么?有何功能? 如何使用STM32Cube去对uart进行配置呢? ...
发表于 12-01 07:58 0次 阅读

怎样去设计基于单片机STC89C52RC的时钟

单片机STC89C52RC实现时钟(汇编语言)完整代码:;REGISTER_GROUP0:R0,R1,R2,R3,R4,R5  R6...
发表于 12-01 07:35 0次 阅读

为什么存在IAP?IAP具体是怎么实现跳转的呢

为什么存在IAP?IAP是怎么工作的,它和APP有什么关联,共用的外设怎么分配? IAP具体是怎么实现跳转的呢? ...
发表于 12-01 06:48 0次 阅读

新手求助怎样去使用STM32的printf函数呢

新手求助怎样去使用STM32的printf函数呢?
发表于 12-01 06:07 0次 阅读

串行通信/并行通信和UART、SPI、I2C、USB以及TTL、CMOS、RS-232、RS-485区别详细整理

串行通信/并行通信和UART、SPI、I2C、USB以及TTL、RS-232、RS-485区别详细整....
发表于 11-30 20:51 35次 阅读
串行通信/并行通信和UART、SPI、I2C、USB以及TTL、CMOS、RS-232、RS-485区别详细整理

比较TTL集成电路与CMOS集成电路

比较TTL集成电路与CMOS集成电路元件构成高低电平范围集成度比较:逻辑门电路比较元件构成TTL集成....
发表于 11-30 20:51 34次 阅读
比较TTL集成电路与CMOS集成电路

STM32开发笔记92: SX1268驱动程序设计(时钟)

单片机型号:STM32L053R8T6本系列开发日志,将详述SX1268驱动程序的整个设计过程,本篇....
发表于 11-30 19:21 8次 阅读
STM32开发笔记92: SX1268驱动程序设计(时钟)

基于蓝牙的fpga与手机通信的实现

求教设计思路
发表于 11-30 19:10 101次 阅读

ZYNQ架构

参考:http://www.zynqbook.com/ZYNQ架构双核ARM Cortex-A9 处....
发表于 11-30 18:51 11次 阅读
ZYNQ架构

C库中的printf函数要怎样才能正常使用呢

C库中的printf函数要怎样才能正常使用呢?有哪些操作步骤?...
发表于 11-30 07:56 0次 阅读

DS1302详解(蓝桥杯单片机模块)

文章目录特性详细描述命令字节CE数据输入数据输出突发模态时钟\日期时钟停止标志写保护时钟\日期突发模....
发表于 11-29 16:36 13次 阅读
DS1302详解(蓝桥杯单片机模块)

FPGA怎么对引脚进行分块?DDR3与FPGA的引脚连接

FPGA如何对引脚进行分块?是由VCC的电压不同进行自行设计分块?还是每个块的引脚都是固定的? 在进行DDR3与FPGA的...
发表于 11-29 16:10 272次 阅读
FPGA怎么对引脚进行分块?DDR3与FPGA的引脚连接

单片机电路设计中的10个难点

单片机是嵌入式系统的核心元件,使用单片机的电路要复杂得多,但在更改和添加新功能时,带有单片机的电路更....
发表于 11-29 15:06 23次 阅读
单片机电路设计中的10个难点

FPGA Verilog-1995 VS Verilog-2001

发表于 11-29 15:05 202次 阅读

GDDR6给FPGA带来的大带宽存储优势以及性能测试

IDC预测,全球数据总量将从2019年的45ZB增长到2025年的175ZB[1]。同时,全球数据中....
发表于 11-29 15:00 1030次 阅读
GDDR6给FPGA带来的大带宽存储优势以及性能测试

XC7Z015-2CLG485I 168个一包

XC7Z015-2CLG485I 供应商 XC7Z015-2CLG485I怎么订货 XC7Z015....
的头像 黄云艳 发表于 11-29 10:31 37次 阅读
XC7Z015-2CLG485I  168个一包

HMC-ALH140-DIE 低噪声放大器芯片,24 - 40 GHz 优势性能

HMC-ALH140 是两级 GaAs MMIC HEMT 低噪声放大器芯片,工作频率在 24 至 ....
的头像 黄云艳 发表于 11-29 10:27 27次 阅读
HMC-ALH140-DIE 低噪声放大器芯片,24 - 40 GHz 优势性能

HMC-ALH435 低噪声放大器芯片,5 - 20 GHz 产品性能浅谈

HMC-ALH435 优势性能 HMC-ALH435 特征HMC-ALH435  应用
的头像 黄云艳 发表于 11-29 10:27 28次 阅读
HMC-ALH435   低噪声放大器芯片,5 - 20 GHz 产品性能浅谈

欧洲科技企业联盟向微软发起反竞争投诉 30多家欧洲公司投诉微软垄断

近日,根据外媒的消息称,目前已经有30多家欧洲公司正式向欧盟委员会投诉微软的反竞争行为,即微软通过推....
的头像 lhl545545 发表于 11-29 10:25 286次 阅读

XC7A100T-2FGG676I 芯片详细信息浅谈

XC7A100T-2FGG676I 芯片详细信息如图XC7A100T-2FGG676I 供应商XC....
的头像 黄云艳 发表于 11-29 10:23 51次 阅读
XC7A100T-2FGG676I 芯片详细信息浅谈

信息安全有多重要 “退微信群”谣言背后 总有人用阴谋论湮没常识

近日,有个传闻称腾讯云数据库泄露,部分企业开始退微信群。在网传聊天图片中,有网友称“网信办拉了个腾讯....
的头像 脑极体 发表于 11-29 09:29 814次 阅读

时钟软件层面和硬件层面的问题解释

前言说实话,我刚开始学的时候也没咋的学明白,都是拿着别人的代码抄一抄。那时我连软件层面和硬件层面有时候都会搞混,所以我还...
发表于 11-29 07:08 0次 阅读

XC7S25-2CSGA225I芯片详细信息

XC7S25-2CSGA225I供应商XC7S25-2CSGA225I怎么订货XC7S25-2CSG....
的头像 黄云艳 发表于 11-26 17:18 52次 阅读
XC7S25-2CSGA225I芯片详细信息

设计电动汽车和自动驾驶应用的四个考虑事项

电动汽车和自动驾驶功能的发展,迅速推动汽车行业追求技术变革,带来了汽车制造方式的范式转变。 Mole....
的头像 Molex莫仕连接器 发表于 11-26 16:02 852次 阅读

为何说SPC-1是存储界“奥林匹克”

(作者 :浪潮信息首席架构师 叶毓睿)全球存储性能委员会(SPC)是由世界级存储供应商联合组成的一个....
的头像 浪潮存储 发表于 11-26 14:56 322次 阅读
为何说SPC-1是存储界“奥林匹克”

护航数字经济 浪潮高端增速中国领先

大型银行保管着储户的钱袋、医疗数据关系病患的生死、电网数据影响千行百业的正常运转。在银行、运营商、医....
的头像 浪潮存储 发表于 11-26 14:48 273次 阅读

源码免费下载!C6678+K7视频采集处理方案,这里全都有

1.为什么说DSP+FPGA架构更适合视频采集处理?高性能的算法处理,使用硬件描述语言去编写算法的话....
的头像 黄工 发表于 11-26 14:37 23次 阅读
源码免费下载!C6678+K7视频采集处理方案,这里全都有

基于G6新存储打造数字之城

11月2日,IDTC2021浪潮存储数据科技峰会暨G6新品全国巡展在南京顺利举行。浪潮信息存储产品线....
的头像 浪潮存储 发表于 11-26 14:36 631次 阅读

负载点DC-DC转换器解决电压精度、效率和延迟问题

为什么使用DC-DC转换器应尽可能靠近负载的负载点(POL)电源?
发表于 11-26 14:14 2870次 阅读
负载点DC-DC转换器解决电压精度、效率和延迟问题

电赛元器件清单多年总结及分析

2019元器件清单2021元器件清单一、仪器设备清单数字示波器(100MHz,双通道)函数发生器(5....
发表于 11-26 10:36 14次 阅读
电赛元器件清单多年总结及分析

产生调幅波的几种方法

产生调幅波的几种方法调幅波产生随便聊聊调幅波:使载波信号随着调制信号的幅值改变而改变后调制出来的波形....
发表于 11-26 10:21 31次 阅读
产生调幅波的几种方法

边缘AI“金矿”:PC的智能和感知,Lattice sensAI有了新方案

电子发烧友网报道(文/黄晶晶)ABI研究数据表明,预计到2024年设备端的AI推理功能将覆盖近60%....
的头像 芯链 发表于 11-26 10:14 708次 阅读
边缘AI“金矿”:PC的智能和感知,Lattice sensAI有了新方案

简述Golang熔断器的实现及使用

Go 项目中使用熔断技术提高系统容错性。本文介绍了 go 熔断器和其使用。   熔断器像是一个保险丝....
的头像 马哥Linux运维 发表于 11-26 10:08 227次 阅读
简述Golang熔断器的实现及使用

【STM32】STM32F4时钟系统

00. 目录文章目录00. 目录01. STM32F4时钟系统概述02. STM32F4时钟系统图0....
发表于 11-25 20:06 34次 阅读
【STM32】STM32F4时钟系统

TLC555M 低功耗 LinCMOS

与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); TLC555M 2.1     2     15     250     Military     -55 to 125     CDIP LCCC     See datasheet (CDIP) 20LCCC: 79 mm2: 8.89 x 8.89(LCCC)     无样片...
发表于 11-02 19:02 395次 阅读
TLC555M 低功耗 LinCMOS

SE556 双精度定时器

与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); SE556 NA556 NE556 SA556 0.1     0.1     0.1     0.1     4.5     4.5     4.5     4.5     16     16     16     16     2000     4000     4000     4000     Military     Catalog     Catalog     Catalog     -55 to 125     -40 to 105     0 to 70     -40 to 85     CDIP     PDIP SOIC     PDIP SO SOIC SSOP     PDIP     See datasheet (CDIP)     See datasheet (PDIP) 14SOIC: 52 mm2: 6 x 8.65(SOIC)     See datasheet (PDIP) 14...
发表于 11-02 19:02 1326次 阅读
SE556 双精度定时器

TLC556M 低功耗双路 LinCMOS

TLC556系列是使用TI LinCMOS TM 工艺制造的单片时序电路,可提供与CMOS,TTL和MOS逻辑,工作频率高达2MHz。由于输入阻抗高,使用比NE556更小,更便宜的定时电容可以实现精确的时间延迟和振荡。在整个电源电压范围内功耗都很低。 与NE556类似,TLC556的触发电平约为电源电压的三分之一,而 的阈值电平约为电源电压的三分之二。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变为高电平。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位输入可以覆盖所有其他输入,并可用于启动新的时序周期。如果复位输入为低电平,则触发器复位,输出为低电平。只要输出低,就在放电端子和地之间提供低阻抗路径。 虽然CMOS输出能够吸收超过100 mA的电流并且输出电流超过10 mA,但TLC556在输出转换期间显示出大大减少的电源电流尖峰。这最大限度地减少了对NE556所需的大型去耦电容的需求。 这些设备具有内部静电放电(ESD)保护电路,可在MIL-STD-883C,方法3015下测试,防止电压高达2000 V的灾难性故障。但是,在处理这些设备时应小心谨慎。器件...
发表于 11-02 19:01 358次 阅读
TLC556M 低功耗双路 LinCMOS

CDCLVP111-SP CDCLVP111-SP 具有可选输入时钟驱动器的低电压 1:10 LVPECL

CDCLVP111-SP时钟驱动器能够以最低时钟分配偏移将LVPECL输入的一对差分时钟(CLK0和CLK1)分配至十对差分LVPECL时钟(Q0和Q9)输出.CDCLVP111-SP可接受两个时钟源传入一个输入多路复用器.CDCLVP111-SP专为驱动50Ω传输线路而设计。当一个输出引脚不被使用时,建议将其保持在开态态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。 如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并且一个10nF电容器旁通至接地(GND)。 如需实现高速性能,强烈建议采用差分模式。 CDCLVP111-SP的额定工作温度范围为-55°C至125°C。 特性 将一个差分时钟输入对LVPECL分配至10个差分LVPECL 与低压发射器耦合逻辑(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的宽电源电压范围 通过CLK_SEL可选择时钟输入 低输出偏移(典型值为15ps),适用于时钟分配应用 额外抖动少于1ps 传播延迟少于355ps 开输入缺省状态 兼容低压差分信令(LVDS),电流模式逻辑(CML)和短截线...
发表于 11-02 19:01 230次 阅读
CDCLVP111-SP CDCLVP111-SP 具有可选输入时钟驱动器的低电压 1:10 LVPECL

CDCLVP111-EP 具有可选输入的 1:10 LVPECL 缓冲器

CDCLVP111时钟驱动器使用最小的时分偏斜将LVPECL输入的一个差分时钟对(CLK0,CLK1)分频为差分LVPECL时钟(Q0,Q9) CDCLVP111专用设计用于驱动器50Ω传输线路。当一个输出引脚不被使用时,建议将其保持在开状态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。 如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并由一个10nF电容器旁通至接地(GND)。 然而,要实现高达3.5GHz的高速性能,强烈建议使用差分模式。 CDCLVP111额定工作温度范围是 - 55°C至125°C。 特性 将一个差分时钟输入对LVPECL分配至10个差分LVPECL 与低压发射器耦合逻辑(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的宽电源电压范围 通过CLK_SEL可选择时钟输入 针对时分应用的低输出偏斜(典型值15ps) 额外抖动少于1ps 传播延迟少于355ps 开输入缺省状态 低压差分信令(LVDS),电流模式逻辑(CML),短截线串联端接逻辑(SSTL)输入兼容 针对单端计时的V BB < /sub>基准电压输...
发表于 11-02 19:01 235次 阅读
CDCLVP111-EP 具有可选输入的 1:10 LVPECL 缓冲器

CDCM7005-SP 3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器

CDCM7005-SP是一款高性能,低相位噪声和低偏移时钟同步器,可同步VCXO(压控晶体振荡器)或VCO(电压)受控振荡器)频率到两个参考时钟之一。可编程预分频器M和反馈分频器N和P为参考时钟与VC(X)O的频率比提供高度灵活性,如VC(X)O_IN /PRI_REF =(N×P)/M或VC (X)O_IN /SEC_REF =(N×P)/M。 VC(X)O_IN时钟工作频率高达2 GHz。通过选择外部VC(X)O和环路滤波器组件,可以调整PLL环路带宽和阻尼系数,以满足不同的系统要求。 CDCM7005-SP可以锁定两个参考时钟之一输入(PRI_REF和SEC_REF),支持频率保持模式和快速频率锁定,可实现故障安全和增加系统冗余。 CDCM7005-SP的输出是用户可定义的,可以是最多五个LVPECL输出或多达10个LVCMOS输出的任意组合。 LVCMOS输出成对排列(Y0A:Y0B,Y1A:Y1B,Ω),因此每对具有相同的频率。但每个输出可以单独反转和禁用。内置同步锁存器确保所有输出均为低输出偏移同步。 所有器件设置,如输出信号,分频器值,输入选择等等,均可通过SPI(3线串行)进行编程外围接口)。 SPI允许单...
发表于 11-02 19:01 476次 阅读
CDCM7005-SP 3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器

CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能时钟缓冲器

CDCVF2310是一款运行频率高达200MHz的高性能,低偏斜时钟缓冲器。五个输出的两个组中的每一个组提供CLK的低偏斜副本。加电后,无论控制引脚的状态如何,输出的缺省状态为低电平。对于正常运行,当控制引脚(分别为1G或2G)被保持在低电平并且在CLK输入上检测到一个负时钟边沿时,组1Y [0:4]或2Y [0:4]的输出可被置于低电平状态。当控制引脚(1G和2G)被保持在高电平并且在CLK输入上检测到一个负时钟边沿时,组1Y [0:4]或2Y [0:4]的输出可被切换至缓冲器模式。此器件运行在一个 2.5V和3.3V环境中。内置的输出使能毛刺脉冲抑制可确保一个已同步的输出使能序列以分配完全周期时钟信号。 CDCVF2310运行温度范围为-55°C至125° C。 特性 高性能1:10时钟驱动器 在V DD 为3.3V时,运行频率高达200MHz 在V DD 为3.3V时,引脚到引脚偏斜小于100ps V DD 范围:2.3V至3.6V 输出使能毛刺脉冲抑制 将一个时钟输入分频至五个输出的两个组 25Ω片载串联阻尼电阻器 采用24引脚薄型小尺寸封装(TSSOP) 参数 与其它产品相比 时钟缓冲器   Additive RMS Jitter (Typ) (fs) Output Fr...
发表于 11-02 19:01 202次 阅读
CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能时钟缓冲器

LM555QML Timer

LM555是一款高度稳定的器件,用于产生精确的时间延迟或振荡。如果需要,提供附加端子用于触发或重置。在延时工作模式下,时间由一个外部电阻和电容精确控制。对于作为振荡器的非稳态操作,可通过两个外部电阻和一个电容精确控制自由运行频率和占空比。电路可以在下降波形上触发和复位,输出电路可以提供或吸收高达200mA的电流或驱动TTL电路。 特性 SE555 /NE555的直接替换 从微秒到小时的时间 在两个Astable中运行和单稳态模式 可调节占空比 输出可以输出或吸收200 mA 输出和电源TTL兼容 温度稳定性优于0.005%/°C 正常开启和正常关闭输出 所有商标均为其各自所有者的财产。 参数 与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); LM555QML ...
发表于 11-02 19:01 237次 阅读
LM555QML Timer

SE555-SP QML V 类精密定时器

SE555是一款能够产生精确时间延迟或振荡的精密定时电路。在延时或单稳态工作模式下,定时间隔由单个外部电阻和电容网络控制。在非稳态工作模式下,频率和占空比可以通过两个外部电阻和一个外部电容独立控制。 阈值和触发电平通常分别为三分之二和三分之一, of V CC 。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变高。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位(RESET)输入可以覆盖所有其他输入,并可用于启动新的时序周期。当RESET变为低电平时,触发器复位,输出变为低电平。当输出为低电平时,在放电(DISCH)和地之间提供低阻抗路径。 输出电路能够吸收或提供高达100 mA的电流。 4.5 V至16.5 V电源的工作条件。采用5 V电源时,输出电平与TTL输入兼容。 特性 从微秒到小时的时间 稳定或单稳态操作 可调节占空比 TTL兼容输出可以接收或输出高达100 mA QML-V合格,SMD 5962-98555 军用温度范围(?? 55°C至125°C °C) 耐辐射:25 kRad(Si)TID (1) (1) 辐射耐受性是基于初始设备鉴定的典型值,剂量率=...
发表于 11-02 19:01 1368次 阅读
SE555-SP QML V 类精密定时器

CDC2351-EP 具有三态输出的增强型产品 1 线路至 10 线路时钟驱动器

CDC2351是一款高性能时钟驱动器电路,可将一个输入(A)分配到10个输出(Y),时钟分配的偏差最小。输出使能(OE)\输入禁止输出进入高阻态。每个输出都有一个内部串联阻尼电阻,以改善负载的信号完整性。 CDC2351工作在标称3.3 V V CC 。 传输延迟在出厂时使用P0和P1引脚进行调整。工厂调整可确保零件到零件的偏斜最小化并保持在指定的窗口内。引脚P0和P1不适合客户使用,应连接到GND。 CDC2351M的特点是可在55°C至125°C的整个军用温度范围内工作。 特性 受控基线 一个装配/测试现场,一个制造现场 55°C至125°C的扩展温度性能 增强的减少制造源(DMS)支持 增强产品更改通知 资格谱系 用于时钟分配和时钟的低输出偏移,低脉冲偏移 - 生成应用 在3.3VV CC LVTTL兼容输入和输出下工作 支持混合模式信号操作(具有3.3VV CC的5V输入和输出电压) 将一个时钟输入分配给10个输出 输出具有内部串联阻尼电阻以减少传输线路效果 分布式V CC 和接地引脚降低开关噪声 最先进的EPIC-IIB ?? BiCMOS设计显着降低功耗 收缩小外形(DB)封装 符合JEDEC和行业标准的元件认证,确保在...
发表于 11-02 19:01 176次 阅读
CDC2351-EP 具有三态输出的增强型产品 1 线路至 10 线路时钟驱动器

CDCV304-EP 通用和 PCI-X 1:4 时钟缓冲器

CDCV304是一款高性能,低偏斜,通用PCI-X兼容型时钟缓冲器。它分配一个输入时钟信号(CLKIN)至输出时钟(1Y [0:3])。它专为与PCI-X应用一起使用而设计.CDCV304运行在3.3 V和2.5 V电源电压上,因此此器件与3.3-V PCI-X规范兼容。 CDCV304额定运行温度介于-40°C至105°C之间。 特性 通用且PCI-X 1:4时钟缓冲器 运行频率 0 MHz至200 MHz通用 低输出偏斜:&lt; 100 ps 分配一个时钟输入至一组四个输出 当输出使能引脚(OE)为低电平时,驱动输出的输出使能控制为低电平 由3.3-V或者2.5-V单电源供电运行 < li>符合PCI-X标准 8-引脚薄型小尺寸(TSSOP)封装 参数 与其它产品相比 时钟缓冲器   Additive RMS Jitter (Typ) (fs) Output Frequency (Max) (MHz) Input Level Number of Outputs Output Level VCC (V) VCC Out (V) Input Frequency (Max) (MHz) Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) Rating   var link = "zh_CN_folder_p_quick_...
发表于 11-02 19:00 293次 阅读
CDCV304-EP 通用和 PCI-X 1:4 时钟缓冲器

SE555M 精密定时器

这些器件是精密定时电路,能够产生精确的时间延迟或振荡。在延时或单稳态工作模式下,定时间隔由单个外部电阻和电容网络控制。在a-stable工作模式下,频率和占空比可以通过两个外部电阻和一个外部电容独立控制。 阈值和触发电平通常为三分之二和三分之一,分别为V CC 。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变高。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位(RESET)输入可以覆盖所有其他输入,并可用于启动新的时序周期。当RESET变为低电平时,触发器复位,输出变为低电平。当输出为低电平时,在放电(DISCH)和地之间提供低阻抗路径。 输出电路能够吸收或提供高达200 mA的电流。工作电压指定为5 V至15 V电源。使用5 V电源时,输出电平与TTL输入兼容。 特性 从微秒到小时的时间 稳定或单稳态操作 可调节占空比 TTL兼容输出可以接收或输出高达200 mA 在符合MIL-PRF-38535的产品上,除非另有说明,否则所有参数均经过测试。在所有其他产品上,生产加工不一定包括所有参数的测试。 参数 与其它产品相比 计时器   F...
发表于 11-02 19:00 1153次 阅读
SE555M 精密定时器

SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

这个24位到48位的寄存器缓冲区设计用于2.3 V至2.7 VV CC 操作。 除LVCMOS复位(RESET)\输入外,所有输入均为SSTL_2。所有输出均为SSTL_2,Class II兼容。 SN74SSTV32852采用差分时钟(CLK和CLK \)工作。数据在CLK高电平和CLK电平低电平交叉点处注册。 该器件支持低功耗待机操作。当RESET \为低电平时,差分输入接收器被禁用,并且允许未驱动(浮动)数据,时钟和参考电压(V REF )输入。此外,当RESET \为低电平时,所有寄存器都会复位,所有输出都被强制为低电平。 LVCMOS RESET \输入始终必须保持在有效的逻辑高电平或低电平。 为确保在提供稳定时钟之前寄存器定义的输出,RESET \必须保持在低电平状态。加电。 特性 德州仪器广播公司的成员?系列 1对2输出支持堆叠DDR DIMM 支持SSTL_2数据输入 输出符合SSTL_2 II类规格 差分时钟(CLK和CLK \)输入 支持RESET \输入上的LVCMOS切换电平 RESET \输入禁用差分输入接收器,重置所有寄存器,并强制所有输出低 引脚分配优化DIMM PCB布局 每个DIMM需要一个设备 每个JE...
发表于 11-02 18:55 105次 阅读
SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...
发表于 09-19 16:35 366次 阅读
TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...
发表于 09-18 16:05 280次 阅读
TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器