FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。
fpga主要有Verilog、VHDL和C语言进行编程,常用的还是前面两种,虽然有些国外公司试图C语言替代VHDL语言的目的,但是一般情况不使用C语言进行编程。
据悉,在IC设计领域,90%以上公司都是采用verilog进行IC设计,当然对于PLD/FPGA设计者而言,两种语言可以自由切换。
VHDL还是verilog HDL,两种语言其实差别并不大,描述能力也类似,但是Verilog HDL是目前应用最为广泛的硬件描述语言,在使用上相对来说比较严谨,以用来进行各种层次的逻辑设计,也可以进行数字系统的逻辑综合,仿真验证和时序分析等。
编辑:hfy
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1592文章
21207浏览量
592136 -
编程语言
+关注
关注
9文章
1874浏览量
32920
发布评论请先 登录
相关推荐
fpga三种编程语言
FPGA(现场可编程门阵列)的编程涉及到三种主要的硬件描述语言(HDL):VHDL(VHSIC Hardware Description L
verilog与其他编程语言的接口机制
Verilog是一种硬件描述语言,用于描述数字电路的行为和结构。与其他编程语言相比,Verilog具有与硬件紧密结合的特点,因此其接口机制也
Verilog HDL语言的发展历史和主要能力
Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
发表于 08-29 15:58
•0次下载
二十进制编码器及Verilog HDL描述 Verilog HDL程序的基本结构及特点
节通过硬件描述语言Verilog HDL对二十进制编码器的描述,介绍Verilog HDL程序的基本结构及特点。
如何使用Verilog HDL进行FPGA设计
FPGA设计流程是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。FPGA的设计流程如上图所示:包括设计定义、代码实现、功能仿真、逻辑综合、前仿真、布局布线、后仿真和板级调试
发表于 04-04 10:29
•1303次阅读
评论