0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

你们知道FIFO最小深度计算吗

FPGA设计论坛 来源:CSDN技术社区 作者:昨日傍晚 2021-09-10 09:23 次阅读

FIFO 最小深度计算

例子 - 1:f_wr 》 f_rd,连续读写

时钟80MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

连续写入和连续读取,无空闲时间,写入后立即开始读取 ,读写宽度相同。

Sol:

写速率 》 读速率,FIFO迟早会被写满,但它要求至少写入120个数据后FIFO不满。

写入120个数据耗时 120 * 12.5 ns = 1500 ns。

写入开始后FIFO内数据以 30M/Date 速率增加。

数据增加持续了 1500 ns ,FIFO最小深度:0.0000015 * 30000000 = 45

例子-1 总结公式:

de4c36ea-117d-11ec-8fb8-12bb97331649.png

例子 - 2 :f_wr 》 f_rd & 写速率 》 读速率,非连续读写

写时钟80MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

写入后立即开始读取 ,读写宽度相同。

2个时钟中有1个数据写入(写速率:80M * 1/2 = 40M)。

4个时钟中有1个数据读出(读速率:50M * 1/4 = 12.5M)。

Sol:

FIFO迟早会被写满 ,但它要求至少写入120个数据后FIFO不满。

写一个数据耗时:2/80MHz = 25ns

需要至少写入120数据,耗时:25 * 120 = 3000ns

例子2只是读写速率和例子1不同,可以直接用的公式(1) :

FIFO_DEPTH 》 (写速率-读速率)* Burst_Len/写速率 = (40M-12.5M)*120/40M = 83

例子 - 3:f_wr 《 f_rd ,连续读写

写时钟30MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

连续写入和连续读取,无空闲时间,写入后立即开始读取 ,读写宽度相同。

Sol:

FIFO_DEPTH 》 1 即可。读速率比写速率快,数据不会滞留。

例子 -4:f_wr 《 f_rd & 写速率 》 读速率,非连续读写

写时钟30MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

2个时钟中有1个数据写入(写速率:30M * 1/2 = 15M)。

4个时钟中有1个数据读出(读速率:50M * 1/4 = 12.5M)。

Sol:

虽然写时钟小于读时钟频率,但是,宏观上写速率大于读速率。可以直接用的公式(1) :

FIFO_DEPTH 》 (写速率-读速率)* Burst_Len/写速率 = (15M-12.5M)*120/15M = 20

例子 1-4总结

当满足以下所有条件时,就可使用公式(1):

写速率 》 读速率时。

读写有效数据占比 《= 0.5,且 有效数据均匀分布在所有时间上。或者说,无论微观时间、还是宏观时间上,读写速率近似于 时钟频率 * 有效数据占比时。

当每100个时钟写80个数据时,微观时间上的写速率与数据排列有关,不能将宏观写速率带入式子(1)

例子 - 5

读写时钟频率相同。

100个时钟有80个数据写入。

10个时钟有8个数据读出。

Burst_Len = 160,也就是要求至少安全写入160个数据 。

Sol:

宏观上,读写速率相同;当FIFO足够深时,FIFO不会溢出。

微观上,写速率有多种情况:

de5c56ce-117d-11ec-8fb8-12bb97331649.png

de830166-117d-11ec-8fb8-12bb97331649.png

为了求出安全的最小FIFO深度,我们需要考虑最差的情况。

最差的情况下,写入和读出速度应该相差最大。写入要最快,读出要最慢。FIFO内的数据增加最快。

从上表中可得出:最大写入速率是case 4(back to back write,中间没有空闲,速率为时钟频率 f,写入了160个 )。

读出要最慢,在写160个数据期间,读相比于写端可以认为是速率均匀的,速率为 f*8/10,读出了160 * 8 /10 = 128个。

因此 FIFO_DEPTH 》 160 - 128 = 32。用公式(1)也可以得到这个结果,写速率带入f而不是f*8/10。

总结:求解步骤

考虑最差的情况下,写入和读出速度应该相差最大。写入要最快,读出要最慢。FIFO内的数据增加最快。

只考虑宏观上写入速率 》= 读出速率的情况。

确定写入Burst_Len大小。Burst_Len指的是一段连续写入区间,由于没有空隙这段时间写入速率最大最多。一定要对具体的数据分布情况具体分析,Burst_Len一定是最长的一段连续写入区间。

在微观上,确定最大写入速率。Burst_Len足够长时,写入速率 = 写时钟频率(back to back write)。而在例子 - 2中,Burst_Len很短,没有back to back write,写入速率 = 写时钟频率 * 写有效占比。

在微观上,确定最小读出速率。一般认为读出速率是均匀的,读出速率 = 读时钟频率 * 读有效占比。

带入公式(1)计算。

Burst_Len足够长时,将上面读出写入速率带入公式(1),可得到网上讨论最多的FIFO深度求解公式:

de8d5a26-117d-11ec-8fb8-12bb97331649.png

不建议直接用公式(2)无脑计算,上式只有Burst_Len足够长,发生back to back write时才适用。建议根据1~6步骤,判断微观写速率是否均匀,带入式子(1)计算。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数据
    +关注

    关注

    8

    文章

    6509

    浏览量

    87557
  • fifo
    +关注

    关注

    3

    文章

    369

    浏览量

    43049
  • 计算
    +关注

    关注

    2

    文章

    431

    浏览量

    38471

原文标题:FIFO 最小深度计算

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    深度数智:专注开发基于RISC-V芯片的创新产品

    深度数智一方面提供RISC-V的深度计算E2E解决方案,以开发者为中心的高级原生工具链和操作系统。同时,研发和生产自己创新的消费电子产品,如dc-roma笔记本电脑、pad等,今后将在机器人、汽车、航空电子等领域推出更多应用产品。
    的头像 发表于 12-08 10:37 374次阅读

    谈一谈FIFO深度

    最近加的群里面有些萌新在进行讨论**FIFO深度**的时候,觉得 **FIFO深度计算比较难以理解** 。所
    的头像 发表于 11-28 16:19 419次阅读
    谈一谈<b class='flag-5'>FIFO</b>的<b class='flag-5'>深度</b>

    请问异步FIFO的溢出操作时怎么样判断的?

    请问异步FIFO的溢出操作时怎么样判断的? 异步FIFO是数据传输的一种常用方式,在一些储存器和计算机系统中,常常会用到异步FIFO。作为一种FIF
    的头像 发表于 10-18 15:28 356次阅读

    同步FIFO和异步FIFO的区别 同步FIFO和异步FIFO各在什么情况下应用

    同步FIFO和异步FIFO的区别 同步FIFO和异步FIFO各在什么情况下应用? 1. 同步FIFO和异步
    的头像 发表于 10-18 15:23 992次阅读

    浅谈FIFO设计思路

    FIFO在设计是一个非常常见并且非常重要的模块,很多公司有成熟的IP,所以一部分人并没有人真正研究写过FIFO,本文仅简述FIFO中部分值得保留的设计思路。
    的头像 发表于 09-11 17:05 394次阅读
    浅谈<b class='flag-5'>FIFO</b>设计思路

    FPGA FIFO深度计算的基本步骤和示例

    FIFO(First In First Out)是一种先进先出的存储结构,经常被用来在FPGA设计中进行数据缓存或者匹配传输速率。
    的头像 发表于 08-07 15:39 490次阅读

    同步FIFO设计详解及代码分享

    FIFO (先入先出, First In First Out )存储器,在 FPGA 和数字 IC 设计中非常常用。 根据接入的时钟信号,可以分为同步 FIFO 和异步 FIFO
    发表于 06-27 10:24 1298次阅读
    同步<b class='flag-5'>FIFO</b>设计详解及代码分享

    FIFO的结构与深度计算介绍

    在IC设计中,模块与模块之间的通信设计中,多时钟的情况已经不可避免;数据在不同时钟域之间的传输很容易引起亚稳态;异步FIFO就是一种简单、快捷的解决方案。
    发表于 06-27 10:02 2329次阅读
    <b class='flag-5'>FIFO</b>的结构与<b class='flag-5'>深度计算</b>介绍

    基于寄存器的同步FIFO

      FIFO 是FPGA设计中最有用的模块之一。FIFO 在模块之间提供简单的握手和同步机制,是设计人员将数据从一个模块传输到另一个模块的常用选择。 在这篇文章中,展示了一个简单的 RTL 同步
    的头像 发表于 06-14 09:02 485次阅读

    FIFO设计—异步FIFO

    异步FIFO主要由五部分组成:写控制端、读控制端、FIFO Memory和两个时钟同步端
    发表于 05-26 16:17 1024次阅读
    <b class='flag-5'>FIFO</b>设计—异步<b class='flag-5'>FIFO</b>

    FIFO设计—同步FIFO

    FIFO是异步数据传输时常用的存储器,多bit数据异步传输时,无论是从快时钟域到慢时钟域,还是从慢时钟域到快时钟域,都可以使用FIFO处理。
    发表于 05-26 16:12 1040次阅读
    <b class='flag-5'>FIFO</b>设计—同步<b class='flag-5'>FIFO</b>

    SPI2_CONFIG寄存器中FIFO深度是根据什么改变的?

    SPI2_CONFIG寄存器中FIFO深度是根据什么改变的?是根据TRANSCTRL寄存器的WRTRANCNT和RDTRANCNT设置改变吗?为什么我设置了WRTRANCNT和RDTRANCNT,SPI2_CONFIG寄存器中FIFO
    发表于 05-26 07:46

    深度学习边缘计算综述论文阅读笔记

    这是一篇关于深度学习和边缘计算基础知识的综述,包含了深度学习DL的几种网络模型的介绍,边缘计算的基础知识的介绍,以及二者的结合,如何利用DL来发展边缘
    发表于 05-18 14:36 0次下载
    <b class='flag-5'>深度</b>学习边缘<b class='flag-5'>计算</b>综述论文阅读笔记

    怎样设计一个同步FIFO?(1)

    今天咱们开始聊聊FIFO的设计。FIFO是一个数字电路中常见的模块,主要作用是数据产生端和接受端在短期内速率不匹配时作为数据缓存。FIFO是指First In, First Out,即先进先出,跟大家排队一样。越早排队的人排在越
    的头像 发表于 05-04 15:48 567次阅读

    FIFO使用及其各条件仿真介绍

    FIFO(First In First Out )先入先出存储器,在FPG设计中常用于跨时钟域的处理,FIFO可简单分为同步FIFO和异步FIFO
    的头像 发表于 04-25 15:55 2993次阅读
    <b class='flag-5'>FIFO</b>使用及其各条件仿真介绍