0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

3DIC提供理想平台为后摩尔时代追求最佳PPA

新思科技 来源:新思科技 作者:新思科技 2021-09-03 10:17 次阅读

3DIC架构并非新事物,但因其在性能、成本方面的优势及其将异构技术和节点整合到单一封装中的能力,这种架构越来越受欢迎。随着开发者希望突破传统二维平面IC架构的复杂度和密度限制,3D集成提供了引入更多功能和增强性能的机会,同时可满足尺寸限制与成本要求。

3D结构有许多优点,例如性能通常由访问内存所需的时间和功耗决定。通过3D集成,存储器和逻辑电路可以集成到单个3D堆栈中。这种方法通过微间距互连大大增加了内存总线的宽度,同时通过缩短互连线路减少了传播延迟。这种连接可以使3D设计的内存访问带宽达到几十Tbps,而领先的2D设计带宽仅能达到数百Gbps。

从成本角度讲,配有不同部件的大型系统在芯片实现方面有多种优点。异构集成并不是将整个芯片放置在最复杂或最昂贵的技术节点上,而是针对系统的不同部分使用“恰当”节点。例如,先进节点仅用于系统的关键部分,而成本较低的节点则用于不太关键的部分。

增加垂直维度改变了集成电路设计策略

由于设计必须从3D角度考虑,而不是仅考虑典型2D平面设计的x、y,因此,必须增加z维度进行全面管理——从架构设计到逻辑验证和路由连接——包括凸块和通硅孔(TSV)、热量和电源分配网络(PDN)的新权衡(例如基于中介层与3D堆栈、逻辑内存与内存逻辑,以及混合键合与凸块),优化PPA仍然是一个关键指导因素。然而,由于3DIC的出现实现了立方毫米优化,因为不仅仅考虑两个方向,而且在所有的权衡决策中还必须考虑垂直维度。

更为复杂的是,3DIC的集成度更高,传统电路板和手工封装技术已经不合时宜,例如高速互连的凸块布局和定制布局,这导致了额外的瓶颈出现。最重要的是,以前不同学科之间的相互依赖性现在则需要在联合设计方法(人员和工具)中予以考虑,这涉及到设计IP、芯片封装、架构、实现和系统分析等所有阶段。

采取芯片优先的方法

尽管采用与印刷电路板(PCB)设计类似的方式考虑3D架构似乎是一种显而易见的选择,但3DIC最好采用芯片优先的方法——即优化(整个芯片的)设计IP并共同设计芯片系统和封装方法。在3DIC方法中,新思科技正在将IC设计的关键概念和创新成果引入3DIC领域。这需要考察3DIC的各个方面,例如架构设计、将高度自动化能力引入手动任务中、扩展解决方案以支持高级封装的高集成度,以及将签核分析集成到设计流程中。

3DIC将封装(过去采用类似PCB的工具进行管理)与芯片集成在一起。PCB工具没有连接在一起,无法适应规模和工艺的复杂性。典型的PCB中可能有10,000个接点。但在复杂的3DIC中,接点数量很快会达到数十亿,规模远远超出了过去以PCB为中心的方法所能管理的范围。对于以IP优化方式堆叠的裸晶,现有的PCB工具无法提供帮助。此外,PCB工具不能利用RTL或系统设计决策。现实情况是,单一的设计工具不可能处理3DIC的所有方面(IP、芯片、中介层、封装),这对完整堆栈的组装和可视化提出了迫切的需求。

新思科技3DIC Compiler作为一个为3DIC系统集成和优化而构建的平台可以做到这些。该解决方案专注于多芯片系统,如硅片上芯片中介层(2.5D)、晶片上芯片、晶片上晶片、芯片上芯片和3D SoC。

PPA三要素

通常,在想到大型的复杂SoC时,首先考虑优化的是面积。芯片开发者希望在芯片中集成尽可能多的功能,并提供尽可能高的性能。但随后,所需的功耗和热量始终要符合要求,特别是在移动、可穿戴AR和物联网等应用领域(在数据中心的高性能计算等领域也越来越重要,因为总体能耗也是优先考虑的事项)。实现3D结构使开发者能够持续增加产品的功能,而不会超过占位面积和高度的限制,同时还降低芯片成本。

但是,单独的工具只能解决设计3DIC时的部分复杂挑战。这就形成了巨大的设计反馈回路,无法及时将这些反馈整合在一起,形成每立方毫米最佳PPA的最佳解决方案。在多裸晶环境中,必须对整个系统进行分析和优化。孤立地对单个裸晶进行功耗和热量分析是不够的。更有效的解决方案是采用统一的平台,将整个系统的信号、功耗和热量分析整合到单个紧密耦合的解决方案中。

这正是3DIC Compiler的用武之地——通过一套完整的功耗和热量分析能力实现早期分析。该解决方案通过全面的自动化功能减少了迭代次数,同时提供功耗完整性、热量和噪声感知优化。这有助于开发者更好地了解系统性能,并围绕系统架构、在何处插入TSV以及最高效的裸晶堆叠方法进行探索。另外,它还有助于更有效地了解如何将各种设计要素组合在一起,甚至以某些方式将设计工程师与传统的2D设计技术联系起来。

3DIC是实现每立方毫米最佳PPA的理想平台

通过将硅片垂直堆叠到单个封装器件中,3DIC不断证明其在性能、功耗和面积方面能够持续支持摩尔定律。

尽管使用集成设计平台设计3D架构时会出现新的细微差异,但以最低功耗实现最高性能的可能性使3D架构成为极具吸引力的选择。随着芯片开发者努力实现每立方毫米的最佳PPA,3DIC必将得到更广泛的应用。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    446

    文章

    47769

    浏览量

    409068
  • 存储器
    +关注

    关注

    38

    文章

    7144

    浏览量

    161978
  • 3DIC
    +关注

    关注

    3

    文章

    82

    浏览量

    19281
  • PPA
    PPA
    +关注

    关注

    0

    文章

    20

    浏览量

    7438

原文标题:3DIC为后摩尔时代追求最佳PPA提供理想平台

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    高精度纳米级压电位移平台“PIEZOCONCEPT”!

    高精度纳米级压电位移平台“PIEZOCONCEPT”半导体界后摩尔时代的手术刀!第三代半导体是后摩尔时代实现芯片性能突破的核心技术之一,优越性能和广泛的下游应用使相关厂商存在良好发展前景。随着下
    的头像 发表于 01-26 08:16 210次阅读
    高精度纳米级压电位移<b class='flag-5'>平台</b>“PIEZOCONCEPT”!

    新思科技携手台积公司推出“从架构探索到签核” 统一设计平台

    新思科技3DIC Compiler集成了3Dblox 2.0标准,可用于异构集成和“从架构探索到签核”的完整解决方案。
    的头像 发表于 01-12 13:40 258次阅读
    新思科技携手台积公司推出“从架构探索到签核” 统一设计<b class='flag-5'>平台</b>

    奇异摩尔与智原科技联合发布 2.5D/3DIC整体解决方案

    作为全球领先的互联产品和解决方案公司,奇异摩尔期待以自身 Chiplet 互联芯粒、网络加速芯粒产品及全链路解决方案,结合智原全面的先进封装一站式服务,通力协作,深耕 2.5D interposer 与 3DIC 领域,携手开启 Chiplet
    的头像 发表于 11-12 10:06 532次阅读

    大算力时代下,跨越多工艺、多IP供应商的3DIC也需要EDA支持

    电子发烧友网报道(文/周凯扬)随着摩尔定律越来越难以维系,晶体管扩展带来的性能与成本优势逐渐减弱,半导体行业已经面临着新的拐点。Chiplet和3DIC集成的方案相较传统的单片技术相比,占用空间更小
    的头像 发表于 11-09 00:22 1349次阅读

    极速智能,创见未来——2023芯和半导体用户大会顺利召开

    高性能计算和人工智能正在形成推动半导体行业飞速发展的双翼。面对摩尔定律趋近极限的挑战,3DIC Chiplet先进封装异构集成系统越来越成为产业界瞩目的焦点。这种创新的系统不仅在Chiplet
    的头像 发表于 10-26 10:48 382次阅读
    极速智能,创见未来——2023芯和半导体用户大会顺利召开

    摩尔时代,新思科技如何应对IC设计的5大挑战

    事实上,早在芯片设计进入纳米时代之后,布局布线的复杂度便呈指数增长,从布局规划到布局布线,时钟树综合,每一步涉及到的算法在近年都有颠覆性的革新。这些步骤,都高度的依赖 EDA工具。因此,EDA软件也被誉为“芯片之母”。
    的头像 发表于 09-18 17:03 688次阅读
    后<b class='flag-5'>摩尔时代</b>,新思科技如何应对IC设计的5大挑战

    新思科技3DIC Compiler获得三星多裸晶芯集成工艺流程的认证

    新思科技经认证的多裸晶芯片系统设计参考流程和安全的Die-to-Die IP解决方案,加速了三星SF 5/4/3工艺和I-Cube及X-Cube技术的设计和流片成功。 新思科技3DIC
    的头像 发表于 09-14 09:38 880次阅读

    摩尔时代芯片互连新材料及工艺革新

    摩尔时代芯片互连新材料及工艺革新
    的头像 发表于 08-25 10:33 542次阅读
    后<b class='flag-5'>摩尔时代</b>芯片互连新材料及工艺革新

    PPA分析概述

    Flexible Access计划,则此材料将使您能够解释所有可用IP的PPA分析数据。对于不是成员,它仍然可以提供关于使用PPA数据的宝贵指导,并且取决于IP如果您感兴趣,请进一步决定为您的项目许可哪个
    发表于 08-08 06:20

    新思科技携手力积电,以3DIC解决方案将AI推向新高

    3DIC设计的重要性日益凸显。当今市场对AI应用的需求在不断增加,而摩尔定律的步伐却在放缓,这使得芯片开发者不得不寻求其他类型的芯片架构,以满足消费者和领先服务提供商的预期。3DIC
    的头像 发表于 06-27 17:35 808次阅读

    UCIe为后摩尔时代带来什么?

    随着摩尔定律的失效,芯片集成度的提高遇到了困难。英特尔(Intel)创始人之一戈登·摩尔(Gordon Moore)于上世纪60年代提出,芯片集成度每18-24个月就会翻一番,性能也会提升一倍
    的头像 发表于 05-29 11:06 415次阅读
    UCIe为后<b class='flag-5'>摩尔时代</b>带来什么?

    摩尔时代,从有源相控阵天线走向天线阵列微系统

    本文围绕高分辨率对地微波成像雷达对天线高效率、低剖面和轻量化的迫切需求 , 分析研究了有源阵列天线的特点、现状、趋势和瓶颈技术 , 针对对集成电路后摩尔时代的发展预测 , 提出了天线阵列微系统概念
    的头像 发表于 05-18 17:37 580次阅读
    后<b class='flag-5'>摩尔时代</b>,从有源相控阵天线走向天线阵列微系统

    本周五|仿真分析:3DIC全流程解决方案的第一步

    ‍ ‍ 原文标题:本周五|仿真分析:3DIC全流程解决方案的第一步 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 05-11 20:16 298次阅读
    本周五|仿真分析:<b class='flag-5'>3DIC</b>全流程解决方案的第一步

    下周五|仿真分析:3DIC全流程解决方案的第一步

    ‍ ‍ 原文标题:下周五|仿真分析:3DIC全流程解决方案的第一步 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 05-11 20:16 296次阅读
    下周五|仿真分析:<b class='flag-5'>3DIC</b>全流程解决方案的第一步

    仿真分析:3DIC全流程解决方案的第一步

    ‍ ‍ 原文标题:仿真分析:3DIC全流程解决方案的第一步 文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。
    的头像 发表于 05-11 20:16 483次阅读
    仿真分析:<b class='flag-5'>3DIC</b>全流程解决方案的第一步