0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

剖析PLL器件的相位校准与控制

Aztr_Dialog_Sem 来源:亚德诺半导体 作者:亚德诺半导体 2021-08-23 10:41 次阅读

顾名思义,锁相环(PLL)使用鉴相器比较反馈信号与参考信号,将两个信号的相位锁定在一起。虽然这种特性有许多用武之地,但是PLL如今最常用于频率合成,通常充当上变频器/下变频器中的本振(LO),或者充当高速模数转换器ADC)或数模转换器DAC)的时钟

直到最近,我们很少注意这些电路中的相位行为。但随着对效率、带宽和性能的需求日益增长,RF工程师必须推出新技术来提高频谱和功率效率。信号相位的重复性、可预测性和可调性在现代通信仪器仪表应用中均起到日益重要的作用。

一切都是相对的

关于相位测量,如果不是相对于另一个信号或相对于原始相位则毫无意义。例如,使用矢量网络分析仪(VNA)对放大器之类的两端口网络进行相位测量,就是相对于输入相位ANG(S21)测量输出相位的。单输入相位指相对于入射相位ANG(S11)的反射相位。

在PLL合成器上,相位测量指的是相对于输入参考相位的测量或信号间的相位测量。任何相位测量的理想状态就是测得与原始相位相比的精确期望值,但是非线性、非理想性、温差和电路板迹线以及其他制造差异都会使得相位在信号生成中更容易发生改变。对于本文而言,“同相”是指幅度和时序特性相同的信号;确定性相位是指信号之间的相移是已知和可预测的。

示波器测量相位

为了比较两个不同频率的相位,可以使用高速示波器比较输出相位与参考相位,这是一种相对直观的方法。为了直观可见,输入相位和输出相位通常必须是彼此的整数倍。这在许多时钟电路中相对比较常见。对于整数N分频PLL,输入频率(REFIN)和输出频率(RFOUT)之间的关系通常是确定和可重复的。

只需将示波器探头放在REFIN和RFOUT上,但注意仅捕获确定已建立相位时的信号。像RTO1044这样的高级示波器,只有在满足某些条件时才允许事件触发激活:比如将特定的数字模式写入PLL器件以及已知信号的上升沿出现时。鉴于数字模式的写入与最终信号稳定之间可能会有一些延迟,因此在这两个事件之间插入一些延迟至关重要,这种特定型号的仪器就可以实现这一功能。

测量是为了确认ADF4356 PLL相对于已知参考信号(在这种情况下,另一个ADF4356设定相同的输出频率)的相位延迟在上电时是否恒定和可重复。为了正确设置仪器,将两个低速探头连接到ADF4356 SPI接口的CLK线路和DATA线路。若要将数字模式写入特定频率,则必须等待1秒钟,仪器才能捕获显示两个PLL输出的时域图。

对于此测量,两个ADF4356 PLL锁定在4GHz的VCO频率并在8MHz至500MHz的范围内分频,其中一个PLL使用软件掉电功能反复开启和关闭。示波器采用无限持续模式进行119次采集,两个PLL之间的相位差恒定且可重复。

为了确保相位差可重复,需遵循许多注意事项。相比较而言,低的R分频值比高的R分频值带来的不确定性较少,而且将来自VCO输出的分频反馈馈送到N计数器输入至关重要。鉴于ADF4356 PLL和VCO包含1024个不同的VCO频段,务必使用手动校准覆盖程序来消除此不确定性。

相位再同步定义

相位再同步是指小数N分频PLL在每个给定频率下返回相同相移的能力。也就是说,相位为P1的频率A在改为频率B后,当频率重新设定为回到F1时,观察到仍具有相同的原始相位P1。该定义忽略了由VCO漂移、漏电流、温度变化等因素引起的变化。

再同步将复位脉冲发送到小数N分频∑-∆调制器,从而使其处于已知的可重复状态。在完成VCO频段选择和环路滤波器建立时间等频率建立机制之后,需要施加此复位脉冲。其值由寄存器12中的超时计数器控制。新近的PLL能够调整此复位脉冲的时序,实现了一定程度的输出信号可调性。此外,它还能以360°/225步进改变时序,比大多数仪器更轻松地完成测量。

对于本实验,两个ADF4356 VCO的频率均设定为4002.5 MHz且采用8分频。第二个PLL的VCO频率设定为4694MHz,然后设定为回到4002.5 MHz。通过使用示波器检查PLL行为可以看出,在1700次频率变化后,PLL每次都稳定在同一相位。

为了表征不同的相移特性,相位字设定为4194304/225(相当于90°)。设定90°、180°、270°和0°的相应类似值。

相对于通道1上的原始信号,观察到四个间隔相等的信号,从而确认了具有可编程偏移的相位再同步的准确性。

该功能非常有用,意味着可以为每个用户频率创建相位值查找表,在每次使用时记录相位值。在需要组合四个同相LO频率的应用中,相位再同步和偏移功能用于调整输出相位,从而共同提供低6dB的相位噪声。

如果用作可调LO(可能在信号分析仪的第一级上),再同步和相移功能允许用户在上电时执行一次性校准以确定每个LO的精确相位值。在用作LO时,可以根据需要按照每个LO设定相位值,从而无需在每个频率下执行校准。

对于像网络分析仪这样的相位关键型应用,该电路可以在上电时测量每个频率下的相位值,然后根据需要设定,因为LO会作用于整个目标范围。

测量相位、矢量信号和网络分析仪

矢量信号和网络分析仪也可用于表征相位行为,尽管其仅限用于比较器件的相位与其初始值。可以将FSWP等高级分析仪置于FM解调模式并选择相位输出。

这对于评估ADF4356 PLL上的相位再同步功能非常有用。下面的迹线表示ADF4356相位在5025MHz的输出频率下变化了180°。

相位调整

相位调整功能可避免∑-∆调制器复位,只需为现有相位添加一个0°至360°之间的相位字即可。在不希望相位复位的应用中,这一操作非常有用。它可以用于动态调整相位字以补偿由于温度等影响而产生的相位差。

相位调整在R0每次更新(采用寄存器3的编程值)时为现有信号添加相位。它不包含相位再同步等复位脉冲。以下来自FSWP的测量结果表示的是原始信号增加90°(图6)和270°(图7)的情况。在这两种情况下,ADF4356的输出频率在相位更改之前都设置为5025 MHz。

整个温度范围内的行为

电感器的物理参数随温度而变化,其电特性也一样,表现为相位变化。为了减少这种相位变化,用户可以设定所需的相移以保持相同的相位。输出频率设定为4GHz的两个ADF4356 PLL,以相同相位放置在同一炉室中,密切跟踪彼此的相位,从而证明用户可以根据温度调整相位。

5G

波束成形是实现5G网络架构的一种关键技术。这些网络中使用多个天线阵列元件,每个元件具有不同的相位和幅度,将天线能量直接传导到最终用户。对于该应用,相位重复性是关键。波束成形需要LO相位具有可重复性,并且如果该相位具有不确定性,则需要波束成形电路进行额外校准。

天线辐射图几乎是全向的,观察不到波束成形。图10显示了由90°异相信号驱动的两个元件,得到的辐射图显示辐射图更加集中。随着元件阵列数量的增加,朝向最终用户的辐射图的准确度也有所提升,进一步提高了光谱效率。

相位再同步功能确保消除了LO相位特性的不确定性。此外,还能够调整此相位,为用户提供了另一种方法来克服存在于电路中而波束成形器或基带电路难以调整的任何其他相位延迟。

结论

相位再同步将ADF4356以及类似的PLL器件置于已知相位,这样可以实现许多应用并大大简化校准程序。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 分析仪
    +关注

    关注

    0

    文章

    1353

    浏览量

    51269
  • 天线
    +关注

    关注

    66

    文章

    3037

    浏览量

    139621
  • FM
    FM
    +关注

    关注

    1

    文章

    177

    浏览量

    58746
  • 5G
    5G
    +关注

    关注

    1340

    文章

    47802

    浏览量

    554198

原文标题:为你实例剖析PLL器件的相位校准与控制!

文章出处:【微信号:Dialog_Semiconductor,微信公众号:Dialog半导体公司】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    超低相位噪声石英基PLL振荡器XK 数据表

    电子发烧友网站提供《超低相位噪声石英基PLL振荡器XK 数据表.pdf》资料免费下载
    发表于 02-21 10:42 0次下载
    超低<b class='flag-5'>相位</b>噪声石英基<b class='flag-5'>PLL</b>振荡器XK 数据表

    低压差调节器(LDO)如何影响PLL相位噪声?

    。LDO的设计和特性直接影响到PLL的性能,尤其是相位噪声。在本文中,我们将深入探讨LDO如何影响PLL相位噪声。 首先,我们需要了解PLL
    的头像 发表于 01-31 16:43 238次阅读

    请问FPGA PLL产生的时钟信号和AD9779A的数据时钟信号的相位关系?

    打出,请问FPGA PLL产生的时钟信号和AD9779A的数据时钟信号的相位关系? (2) AD9779A使用双端口模式,请问FPGA发送数据的时候,只要把AD9779A的TXENABLE管脚置为
    发表于 12-20 07:12

    ad6676配置过程中,vco校准可以过,电荷泵校准过不了,pll无法锁定怎么解决?

    项目中给ad6676一个100m时钟,通过内部vco使其时钟锁在3.2G,在配置过程中通过读取0x2bc寄存器时发现,vco校准可以过,电荷泵校准过不了,pll无法锁定,寄存器配置基本按照手册给的顺序,请大神给点建议
    发表于 12-07 07:45

    如何评估分布式PLL系统的相位噪声?

    如何评估分布式PLL系统的相位噪声? 要评估分布式PLL系统的相位噪声,我们需要先了解什么是PLL系统和
    的头像 发表于 11-06 10:26 272次阅读

    如何通过读取PLL相位噪声规格对无线电的性能进行初步评估?

    如何通过读取PLL相位噪声规格来对您的无线电或高速应用可达到的性能进行初步评估? PLL(Phase Locked Loop,相位锁定环)是一种常用的电路技术,在数字通信、基带处理、
    的头像 发表于 10-31 10:33 273次阅读

    关于相位锁定环(PLL)频率合成器的设计和分析

    本篇文章是关于相位锁定环(PLL)频率合成器的设计和分析,重点讨论了相位噪声和频率噪声的测量、建模和仿真方法。文章以设计一个假想的PLL频率合成器为例,详细介绍了设计过程和步骤。从规格
    的头像 发表于 10-26 15:30 583次阅读
    关于<b class='flag-5'>相位</b>锁定环(<b class='flag-5'>PLL</b>)频率合成器的设计和分析

    PLL和DLL都是锁相环,区别在哪里?

    PLL和DLL都是锁相环,区别在哪里?  PLL和DLL都是常用的锁相环(Phase Locked Loop)结构,在电路设计中具有广泛的应用。它们的共同作用是将输入信号和参考信号的相位控制
    的头像 发表于 09-02 15:06 1793次阅读

    pll倍频最大倍数

    PLL倍频的实现方法、工作原理以及最大倍数的计算方法,帮助读者更好地了解和应用PLL倍频电路。 一、PLL倍频的实现方法 PLL倍频主要通过三个电路模块来实现:
    的头像 发表于 09-02 14:59 892次阅读

    XU 系列低相位噪声石英 PLL 振荡器数据表

    XU 系列低相位噪声石英 PLL 振荡器数据表
    发表于 07-03 19:42 0次下载
    XU 系列低<b class='flag-5'>相位</b>噪声石英 <b class='flag-5'>PLL</b> 振荡器数据表

    XA 系列低相位噪声石英 PLL 振荡器数据表

    XA 系列低相位噪声石英 PLL 振荡器数据表
    发表于 07-03 19:42 0次下载
    XA 系列低<b class='flag-5'>相位</b>噪声石英 <b class='flag-5'>PLL</b> 振荡器数据表

    XL 系列低相位噪声石英 PLL 振荡器数据表

    XL 系列低相位噪声石英 PLL 振荡器数据表
    发表于 07-03 18:37 0次下载
    XL 系列低<b class='flag-5'>相位</b>噪声石英 <b class='flag-5'>PLL</b> 振荡器数据表

    使用具有射频锁相环相位同步特性的SDR简化天线校准

    本文着重介绍ADI公司的软件定义无线电(SDR)中的射频(RF)锁相环(PLL)相位同步特性。这个功能有助于降低天线校准的复杂性,特别是对于采用大型天线阵列的系统。关于同步的控制和配置
    的头像 发表于 06-14 18:13 898次阅读
    使用具有射频锁相环<b class='flag-5'>相位</b>同步特性的SDR简化天线<b class='flag-5'>校准</b>

    相位型空间光调制器的校准

    和一般电磁波一样,光波也可以用振幅,相位等特征量来描述。光在通过介质后,这些特征一般会发生变化。空间光调制器就是用来改变光波的这些特征的。空间光调制器含有许多独立单元,每个单元都可以接受电信号的控制
    的头像 发表于 05-19 10:05 1229次阅读
    <b class='flag-5'>相位</b>型空间光调制器的<b class='flag-5'>校准</b>

    LPC43xx PLL相位是否同步?

    相位上。” 这是有道理的。我的问题是关于时钟生成和分配的上游步骤中的相位同步性。 假设振荡器在所有 PLL 之间共享。 问题: 1) 假设频率是彼此的倍数,PLL 输出是否同相
    发表于 05-06 07:15