0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

三星宣布其基于栅极环绕型晶体管架构的3nm工艺技术已经正式流片

旺材芯片 来源:电子工程专辑 作者:Luffy Liu 2021-07-02 11:21 次阅读

目前从全球范围来说,也就只有台积电和三星这两家能做到5纳米工艺以下了。6月29日晚间,据外媒报道,三星宣布其基于栅极环绕型 (Gate-all-around,GAA) 晶体管架构的3nm工艺技术已经正式流片(Tape Out)。一直以来,三星与台积电一直在先进工艺上竞争,据介绍,与5nm制造工艺相比,三星的3nm GAA技术的逻辑面积效率提高了35%以上,功耗降低了50%,性能提高了约30%,而且GAA架构性能也优于台积电的3nm FinFET架构。

相较传统 FinFET 沟道仅 3 面被栅极包覆,GAA 若以纳米线沟道设计为例,沟道整个外轮廓都被栅极完全包裹,代表栅极对沟道的控制性更好。

与Synopsys合作完成流片

要完成GAA架构,需要一套不同于台积电和英特尔使用的 FinFET 晶体管结构的设计和认证工具,因此三星与新思科技(Synopsys)合作,采用了Fusion Design Platform的物理设计套件(PDK)。三星早在2019年5月就公布了3nm GAA工艺的物理设计套件标准,并 2020 年通过工艺技术认证,这次双方联合验证了该工艺的设计、生产流程。

流片也是由Synopsys 和三星代工厂合作完成的,旨在加速为 GAA 流程提供高度优化的参考方法。参考设计流程包括一个集成的、支持golden-signoff的 RTL 到 GDSII 设计流程以及golden-signoff产品。设计流程还包括对复杂布局方法和布局规划规则、新布线规则和增加的可变性的支持。

该流程基于单个数据模型并使用通用优化架构,而不是组合点工具,针对的是希望将 3nm GAA 工艺用于高性能计算 (HPC)、5G、移动和高级人工智能AI) 应用中的芯片的客户。三星代工设计技术团队副总裁 Sangyun Kim 表示:“三星代工是推动下一阶段行业创新的核心,我们不断进行基于工艺技术的发展,以满足专业和广泛市场应用不断增长的需求。

三星电子最新的、先进的 3nm GAA 工艺受益于我们与 Synopsys 的合作,Fusion Design Platform 的快速完成也令3nm 工艺的承诺可以达成,这一切都证明了关键联盟的重要性和优点。”三星、Synopsys并没有透露这次验证的3nm GAA芯片的详情,只是表示,GAA 架构改进了静电特性,从而提高了性能并降低了功耗,可满足某些栅极宽度的需求。

这主要表现在同等尺寸结构下,GAA 的沟道控制能力强化,尺寸进一步微缩更有可能性。与完善的电压阈值调谐一起使用,这提供了更多方法来优化功率、性能或面积 (PPA) 的设计。Synopsys 数字设计部总经理 Shankar Krishnamoorthy 表示:“GAA 晶体管结构标志着工艺技术进步的一个关键转折点,这对于保持下一波超大规模创新所需的策略至关重要。”

“我们与三星代工厂的战略合作支持共同交付一流的技术和解决方案,确保这些扩展趋势的延续以及这些为更广泛的半导体行业提供的相关机会。”Synopsys 的Fusion 设计平台包括用于数字设计的 Fusion Compiler、IC Compiler II 布局布线和 Design Compiler RTL 综合、PrimeTime 时序签核、StarRC 提取签核、IC Validator 物理签核和 SiliconSmart 库表征。

3nm GAA工艺流片意味着该工艺量产又近了一步,不过最终的进度依然不好说,三星最早说在2021年就能量产,后来推迟到2022年,但是从现在的情况来看,明年台积电3nm工艺量产时,三星的3nm恐怕还没准备好,依然要晚一些。

三星台积电,切入GAA的时间点不同

3 纳米 GAA 工艺技术有两种架构,就是 3GAAE 和 3GAAP。这是两款以纳米片的结构设计,鳍中有多个横向带状线。这种纳米片设计已被研究机构 IMEC 当作 FinFET 架构后续产品进行大量研究,并由 IBM 与三星和格芯(Globalfoundries)合作发展。三星指出,此技术具高度可制造性,因利用约 90% FinFET 制造技术与设备,只需少量修改的光罩即可。另出色的栅极可控性,比三星原本 FinFET 技术高 31%,且纳米片信道宽度可直接图像化改变,设计更有灵活性。

对台积电而言,GAAFET(Gate-all-around FETs)仍是未来发展路线。N3 技术节点,尤其可能是 N2 节点使用 GAA 架构。目前正进行先进材料和晶体管结构的先导研究模式,另先进 CMOS 研究,台积电 3 纳米和 2 纳米 CMOS 节点顺利进行中。

台积电还加强先导性研发工作,重点放在 2 纳米以外节点,以及 3D 晶体管、新内存、low-R interconnect 等领域,有望为许多技术平台奠定生产基础。台积电正在扩大 Fab 12 的研发能力,目前 Fab 12 正在研究开发 N3、N2 甚至更高阶工艺节点。

作者:Luffy Liu 来源:电子工程专辑

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IC
    IC
    +关注

    关注

    35

    文章

    5529

    浏览量

    173158
  • 三星电子
    +关注

    关注

    34

    文章

    15601

    浏览量

    180100
  • 台积电
    +关注

    关注

    43

    文章

    5262

    浏览量

    164769
  • 栅极
    +关注

    关注

    1

    文章

    134

    浏览量

    20645
  • 5nm
    5nm
    +关注

    关注

    1

    文章

    338

    浏览量

    25809

原文标题:聚焦 | 三星3nm GAA芯片流片成功,性能优于台积电的3nm FinFET?

文章出处:【微信号:wc_ysj,微信公众号:旺材芯片】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    三星电子3nm工艺良率低迷,始终在50%左右徘徊

    据韩国媒体报道称,三星电子旗下的3纳米工艺良品比例仍是一个问题。报道中仅提及了“3nm”这一笼统概念,并没有明确指出具体的工艺类型。知情者透露,尽管有部分分析师认为其
    的头像 发表于 03-07 15:59 219次阅读

    三星3nm良率 0%!

    来源:EETOP,谢谢 编辑:感知芯视界 Link 近期韩媒DealSite+报道,表示三星3nm GAA生产工艺存在问题,在尝试生产适用于Galaxy S25 /S25+手机的Exynos
    的头像 发表于 02-04 09:31 333次阅读

    晶体管Ⅴbe扩散现象是什么?

    是,最大输出电流时产生0.2 V压降。功率场效应可以无需任何外接元件而直接并联,因为漏极电流具有负温度系数。 1、晶体管的Vbe扩散现象是什么原理,在此基础上为什么要加电阻? 2、场效应
    发表于 01-26 23:07

    晶体管和场效应的本质问题理解

    三极管功率会先上升后下降,因为电压降在下降而电流在上升。功率最大点在中间位置。 3、当基射极电流增大到一定水平,集射极电压降低到不能再降的程度时,晶体管进入饱和,此时无论基射极电流如何增大,集射极电流也
    发表于 01-18 16:34

    全球首颗3nm电脑来了!苹果Mac电脑正式进入3nm时代

    前两代M1和M2系列芯片均采用5nm制程工艺,而M3系列芯片的发布,标志着苹果Mac电脑正式进入3nm时代。 3nm利用先进的EUV(极紫外光刻)
    发表于 11-07 12:39 324次阅读
    全球首颗<b class='flag-5'>3nm</b>电脑来了!苹果Mac电脑正式进入<b class='flag-5'>3nm</b>时代

    浅谈三星SF1.4(1.4 纳米级)工艺技术

    2025 年,三星预计将推出 SF2(2nm 级)制造工艺,该工艺不仅依赖 GAA 晶体管,还将采用背面功率传输,这在
    发表于 11-01 12:34 258次阅读
    浅谈<b class='flag-5'>三星</b>SF1.4(1.4 纳米级)<b class='flag-5'>工艺技术</b>

    三星披露下一代HBM3E内存性能

    FinFET立体晶体管技术是Intel 22nm率先引用的,这些年一直是半导体制造工艺的根基,接下来在Intel 20A、台积电2nm
    发表于 10-23 11:15 310次阅读
    <b class='flag-5'>三星</b>披露下一代HBM3E内存性能

    三星为新客户代工3nm服务器芯片:GAA结构,SiP封装

    半导体设计公司ad technology于10月10日宣布,与海外客户签订了利用gaa(全环绕栅极)结构的3nm基础2.5d服务器芯片设计合同,并委托
    的头像 发表于 10-17 14:18 452次阅读
    <b class='flag-5'>三星</b>为新客户代工<b class='flag-5'>3nm</b>服务器芯片:GAA结构,SiP封装

    什么是3nm工艺芯片?3nm工艺芯片意味着什么?

    的大部分时间里,用于制造芯片的工艺节点的名称是由晶体管栅极长度的最小特征尺寸(以纳米为单位)或最小线宽来指定的。350nm工艺节点就是一个例
    发表于 09-19 15:48 5151次阅读
    什么是<b class='flag-5'>3nm</b><b class='flag-5'>工艺</b>芯片?<b class='flag-5'>3nm</b><b class='flag-5'>工艺</b>芯片意味着什么?

    不同类型的晶体管及其功能

    不同,光电 FET 利用光产生栅极电压,主要用于控制漏源电流。它们对光的变化非常敏感,并且与双极光电晶体管相比更加敏感。 单结晶体管类型 单结晶体管 (UJT) 包括
    发表于 08-02 12:26

    三星3nm GAA正式商业量产

    一篇拆解报告,称比特微电子的Whatsminer M56S++矿机所用的AISC芯片采用的是三星3nm GAA制程工艺。这一发现证实了三星3nm
    的头像 发表于 07-21 16:03 1052次阅读

    三星3nm GAA商业量产已经开始,首个客户是中国矿机芯片公司

    三星3nm GAA商业量产已经开始。
    的头像 发表于 07-20 11:20 1153次阅读
    <b class='flag-5'>三星</b><b class='flag-5'>3nm</b> GAA商业量产<b class='flag-5'>已经</b>开始,首个客户是中国矿机芯片公司

    三星3nm GAA正式商业量产 首家客户及芯片型号被曝光

    大约一年前,三星正式开始采用其 SF3E(3nm 级、早期全栅)工艺技术大批量生产芯片,但没有无晶圆厂芯片设计商证实其产品使用了该节点。
    的头像 发表于 07-19 17:13 1044次阅读

    三星3nm良率已经超过台积电?

    目前三星在4nm工艺方面的良率为75%,稍低于台积电的80%。然而,通过加强对3nm技术的发展,三星
    的头像 发表于 07-19 16:37 3203次阅读

    Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示

    Cadence 112G-ELR SerDes IP 系列产品的新成员。在后摩尔时代的趋势下,FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小,进一步采用系统级封装设计(SiP)。通过
    发表于 05-19 16:25 804次阅读
    Cadence 发布面向 TSMC <b class='flag-5'>3nm</b> <b class='flag-5'>工艺</b>的 112G-ELR SerDes IP 展示