0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

组合电路中0型冒险和1型冒险及其消除方法

FPGA之家 来源:FPGA探索者 作者:FPGA探索者 2021-06-13 16:56 次阅读

什么是竞争和冒险?

(1)竞争

在一个组合电路当中,当某一个变量经过两条以上的路径到达输出端的时候,由于每条路径上的延迟时间的不同,到达终点的时间就会有先有后,这一现象称作竞争。

(2)冒险

在具有竞争现象的组合电路中,当某个变量发生变化的时候,比如说从 1 跳到 0,或者说从 0 跳到 1,如果真值表所描述的逻辑关系或者功能遭受到短暂的破坏,在输出端出现一个不应有的尖脉冲毛刺,这种现象就叫冒险。

冒险是由竞争造成的,而竞争是因为电路中的时延不同,所以选D,

冒险是因为电路中的时延问题导致。

但是有竞争的时候不一定会出现冒险。

怎么识别竞争冒险?

(1)公式法

写出逻辑表达式,当某些逻辑变量取特定值 0 或 1 时,

若逻辑表达式能转换为 A·(~A),则该电路存在1型冒险(该为 0 的时候出现了为 1 的错误数据,1 型冒险);

若逻辑表达式能转换为 A+(~A),则该电路存在0型冒险(该为 1 的时候出现了为 0 的错误数据,0 型冒险)。

(2)卡诺图法

画出其卡诺图,

若输入变量在卡诺圈内改变时,则输出不会有冒险现象;

若输入变量是在相邻卡诺圈的相邻处发生变化,并且是从一个卡诺圈进入另一个卡诺圈,则有可能产生逻辑冒险现象。(卡诺图相切)

当A=1、C=0,B由0->1时,在卡诺圈内变化,不会出现冒险;

当B=C=1,A由0>1时,在卡诺圈内变化,不会出现冒险。

当A=B=1,C从0>1时,相当于输入变量A、B、C从110变化到111,此时的变化是从一个卡诺圈变化进入另一个卡诺圈,该电路输出存在冒险现象。

如何消除冒险?

(1)增加冗余项

增加一个冗余项AB,这样状态变化时也是在卡诺圈内变化,此时逻辑表达式不是最简表达式,但是消除了冒险。

(2)增加选通信号(高电平)

输入端加入选通信号,针对 A+(~A) 的 1 型冒险,避开毛刺。

(3)引入封锁脉冲(低电平)

输入端加入封锁脉冲信号,针对 A·(~A) 的 0 型冒险,避开毛刺。

(4)增加滤波电容

冒险输出的是一个很窄的毛刺,在输出端接滤波电容将其滤除。

(5)采用可靠性编码

比如格雷码,每次只变化1位。

原文标题:组合逻辑竞争冒险,时序逻辑亚稳态【0型冒险和1型冒险及其消除方法】

文章出处:【微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电路
    +关注

    关注

    169

    文章

    5462

    浏览量

    169172
  • 时序
    +关注

    关注

    5

    文章

    356

    浏览量

    36940

原文标题:组合逻辑竞争冒险,时序逻辑亚稳态【0型冒险和1型冒险及其消除方法】

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA竞争与冒险的前世今生

    逻辑电路是否存在冒险以及如何避免冒险是 FPGA 设计人员必须要考虑的问题。 接下来我们就要考虑如何消除
    发表于 02-21 16:26

    竞争与冒险产生的原因,判断方法和避免竞争与冒险方法

    在实际的电路设计过程中,存在传播延时和信号变换延时。由延时引起的竞争与冒险现象会影响输出的正确与否。下面将就 竞争与冒险产生的原因 , 判断方法 和 避免竞争与
    的头像 发表于 02-18 14:34 578次阅读
    竞争与<b class='flag-5'>冒险</b>产生的原因,判断<b class='flag-5'>方法</b>和避免竞争与<b class='flag-5'>冒险</b>的<b class='flag-5'>方法</b>

    ADC电路造成串扰的原因?如何消除串扰?

    有这样一个设计,多路信号经过了两个分立的模拟开关,多个正信号用一个模拟开关,多个负信号用一个模拟开关。用程序控制模拟开关每次选出一个正信号和一个负信号,送入差分放大电路,再送入ADC进行转换,ADC
    发表于 12-18 08:27

    AI PC真心话大冒险

    之前快问快答,讲了“AI PC”是个啥,今天,我们和英特尔中国区技术部总经理高宇再玩个“AI PC的真心话大冒险”游戏,探讨对AI PC的诱惑,谁会先扛不住? 问题1:对于上班族来说,您认为他们
    的头像 发表于 12-16 16:10 184次阅读
    AI PC真心话大<b class='flag-5'>冒险</b>

    AD8495能对E和J热电偶进行检测吗?

    大家好! 本人正在使用AD8495对热电偶温度进行检测。 由于项目要求能够检测电路能够在K、J、E的热电偶通用,并且考虑到目前一级代理E络盟不再继续采购AD8496(针对J)使得AD8496价格
    发表于 11-21 07:21

    耗尽MOSFET在各类开关电源启动电路的应用

    耗尽MOSFET在各类开关电源启动电路的应用
    发表于 11-09 14:18

    FPGA工程师面试刚需

    其他卡诺圈包围,就有可能出现竞争和冒险现象; 3)实验法:使用示波器观测。 解决方法1)加滤波电路消除毛刺影响; 2)加选通信号,避开
    发表于 11-03 10:39

    FPGA | 竞争冒险和毛刺问题

    ,某一输入变量经过不同途径传输后,到达电路某一汇合点的时间有先有后,这种现象称竞争;由于竞争而使电路输出发生瞬时错误的现象叫做冒险。(也就是由于竞争产生的毛刺叫做
    发表于 11-02 17:22

    数字电路中的竞争冒险现象

    电路的两个输入信号同时向相反的逻辑电平跳变的现象叫做 竞争 ,这种竞争可能在电路的输出端产生尖峰脉冲,这种现象称为 竞争冒险
    的头像 发表于 09-25 11:50 1176次阅读
    数字<b class='flag-5'>电路</b>中的竞争<b class='flag-5'>冒险</b>现象

    智能离子棒_脉冲离子风棒感测静电消除

    消除
    VESD工业静电控制设备
    发布于 :2023年07月01日 18:57:57

    表使用方法

    YS YYDS
    发布于 :2023年06月29日 18:54:29

    bbc micro:bit板的micro python冒险

    电子发烧友网站提供《bbc micro:bit板的micro python冒险.zip》资料免费下载
    发表于 06-19 16:13 0次下载
    bbc micro:bit板的micro python<b class='flag-5'>冒险</b>

    Verilog竞争与冒险的产生原因与判断方法

    数字电路中,信号传输与状态变换时都会有一定的延时。
    的头像 发表于 06-01 15:19 1682次阅读
    Verilog竞争与<b class='flag-5'>冒险</b>的产生原因与判断<b class='flag-5'>方法</b>

    简谈FPGA的竞争冒险和毛刺问题

    设计的可靠性和精确性。因此判断逻辑电路是否存在冒险以及如何避免冒险是 FPGA 设计人员必须要考虑的问题。 接下来我们就要考虑如何消除
    发表于 05-30 17:15

    时序逻辑电路寄存器设计

    组合逻辑最大的缺点就是会存在竞争冒险,使用时序逻辑就可以极大地避免这种问题,从而使系统更加稳定。
    的头像 发表于 05-22 15:30 798次阅读
    时序逻辑<b class='flag-5'>电路</b>寄存器设计