0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

浅析modelsim 自动化 高效独立仿真含vivado IP核的工程

FPGA之家 来源:芯王国 作者:芯王国 2021-06-01 11:33 次阅读

1.modelsim编译vivado库

1)双击启动vivado软件,如下图操作。

778650c4-c238-11eb-9e57-12bb97331649.png

2)Simulator:选对应的,

Language:都选all,

Verilog与vhdl都用可能用到,

Library:unisim 功能仿真,simprim 时序仿真,选择all,

Famliy:如下图看你用那些,全勾选的话编译时间会很长而且会很大,所以按需要勾选。

77a3dc48-c238-11eb-9e57-12bb97331649.png

3)编译库存放位置,一般都是放置到modelsim目录下面,需要自己新建文件夹并命名,如图所示。

77f571ac-c238-11eb-9e57-12bb97331649.png

4)编译器路径,vivado会自动识别出路径,没有的话自己手动添加,选到win64文件夹就行了。

7805b2a6-c238-11eb-9e57-12bb97331649.png

5)配置完成,点击Complie就进行编译后面有下图警告,可以不用在意,这警告的意思是vivado2018.3适合modelsim10.6c版本,要求不高可以忽略。

7817ff7e-c238-11eb-9e57-12bb97331649.png

最后出现下图信息列表,没有错误最好,警告可以忽略。

78390fca-c238-11eb-9e57-12bb97331649.png

2.指定modelsim安装路径和编译库

启动vivado 进入Tools —> setting,按下图操作,对应你用的仿真器,最后点击Apply,OK退出。

3.选择vivado仿真的工具、tb文件以及编译库路径。

1)Tools -> Setting -> Simulation,如蓝框所示:

786ae3a6-c238-11eb-9e57-12bb97331649.png

4.设置完成后启动仿真。

但是这样是联合仿真,每次修改设计重新启动仿真都需要退出modelsim,回到vivado重新启动。这样费时费力,效率极低。因此下面开始怎么实现自动化独立仿真。

78de68b2-c238-11eb-9e57-12bb97331649.png

5.自动化独立仿真

接着第4步,vivado启动modelsim后不要退出。

1)vivado自动在工程目录下生成下面的目录和文件,红框中就是我们需要改的。

78f16138-c238-11eb-9e57-12bb97331649.png

2)修改tb_sim_wave.do文件,把模块信号添加到波形显示。

79279d20-c238-11eb-9e57-12bb97331649.png

3)修改tb_sim_simulate.do文件,这个文件我只修改了仿真时间。可以看出这个do文件调用了tb_sim.udo,这个文件应该可以用户自己添加,具体我现在也不知道,明白了以后再来分享。

793f0dca-c238-11eb-9e57-12bb97331649.png

4)修改修改tb_sim_compile.do文件,这个文件最后一行是quit ,把这行注释掉或者删除,添加 do tb_sim_simulate.do 命令。

7952f22c-c238-11eb-9e57-12bb97331649.png

5)在modelsim 命令框输入 do tb_sim_compile.do ,就可以独立并且自动化仿真了。

79e5effa-c238-11eb-9e57-12bb97331649.png

6)以后就可以直接双击simulate.bat文件启动modelsim,这儿要记得输入 do tb_sim_compile.do 这个命令,而不是 do tb_sim_simulate.do。

79fa05a8-c238-11eb-9e57-12bb97331649.png

7).bat文件无法启动modelsim问题请看:

modelsim自动化仿真 运行.bat闪退问题

4.总结

这是其中一种自动化仿真的方法,是自己摸索出来的(还有一种方法我没试过),有问题或者有更好的建议希望多多交流!!!

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 自动化
    +关注

    关注

    28

    文章

    5023

    浏览量

    77691
  • vhdl
    +关注

    关注

    30

    文章

    814

    浏览量

    127665
  • 编译器
    +关注

    关注

    1

    文章

    1569

    浏览量

    48598

原文标题:modelsim 自动化 高效独立仿真含vivado IP核的工程

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    怎样单独使用modelsim仿真xilinx呢?

    直接在modelsim软件内执行.do文件进行仿真,不通过vivado调用modelsimvivado仅用于生成
    的头像 发表于 12-04 18:26 565次阅读
    怎样单独使用<b class='flag-5'>modelsim</b><b class='flag-5'>仿真</b>xilinx呢?

    FPGA新IP学习的正确打开方式

    例程 右键点击刚生成的IP,选择“Open IPExample Design”,打开IP对应配置下的测试工程,选择指定路径,自动打开新生成的测试
    发表于 11-17 11:09

    Vivado2018版本中Modelsim的配置

    Vivado自带的仿真工具在一些基本功能的仿真测试时是可以满足的,但如果你的工程较为庞大,那么自带的仿真工具将有些勉强,除了在数据输出方面的
    的头像 发表于 11-08 14:47 679次阅读
    <b class='flag-5'>Vivado</b>2018版本中<b class='flag-5'>Modelsim</b>的配置

    如何用Python实现VivadoModelSim仿真自动化

    我们在Windows系统下使用Vivado的默认设置调用第三方仿真器比如ModelSim进行仿真时,一开始仿真软件都会默认在波形界面中加载t
    的头像 发表于 09-13 09:23 749次阅读
    如何用Python实现<b class='flag-5'>Vivado</b>和<b class='flag-5'>ModelSim</b><b class='flag-5'>仿真</b><b class='flag-5'>自动化</b>?

    vivado仿真器改成modelsim仿真modelsim的transcript没法打印出e203实时运行的信息怎么解决?

    原来仿真使用的是vivado simulator,最近将vivado仿真器改成modelsim,发现仿
    发表于 08-11 09:47

    使用vivado仿真仿真时,modelsim的transcript界面无法输出C程序的printf语句是为什么?

    我现在将vivadomodelsim做了联合仿真,用来仿真蜂鸟e203协处理器扩展实现的功能。现在的问题是:使用vivado
    发表于 08-11 06:44

    vivado软件和modelsim软件的安装方法

    本文详细介绍了vivado软件和modelsim软件的安装,以及vivado中配置modelsim仿真设置,每一步都加文字说明和图片。
    的头像 发表于 08-07 15:48 1669次阅读
    <b class='flag-5'>vivado</b>软件和<b class='flag-5'>modelsim</b>软件的安装方法

    Vivado调用Modelsim仿真

    Modelsim是十分常用的外部仿真工具,在Vivado中也可以调用Modelsim进行仿真,下面将介绍如何对
    的头像 发表于 07-24 09:04 1951次阅读
    <b class='flag-5'>Vivado</b>调用<b class='flag-5'>Modelsim</b><b class='flag-5'>仿真</b>

    modelsim自动化仿真实验 利用脚本实现modelsim自动化仿真

    大家好!今天给大家带来的是modelsim自动化仿真程序。我们在代码编写完成时,通常都需要先进行仿真,然后上板实验。但是如果我们每次仿真都要
    的头像 发表于 07-19 10:10 1048次阅读
    <b class='flag-5'>modelsim</b><b class='flag-5'>自动化</b><b class='flag-5'>仿真</b>实验 利用脚本实现<b class='flag-5'>modelsim</b><b class='flag-5'>自动化</b><b class='flag-5'>仿真</b>

    VCS独立仿真Vivado IP核的问题补充

    仿真Vivado IP核时分两种情况,分为未使用SECURE IP核和使用了SECURE IP核。
    的头像 发表于 06-20 14:23 646次阅读
    VCS<b class='flag-5'>独立</b><b class='flag-5'>仿真</b><b class='flag-5'>Vivado</b> <b class='flag-5'>IP</b>核的问题补充

    xilinx vivado调用cordic IP进行实现时报错多重驱动?

    vivado2019.2建立工程工程中调用cordic IP进行atan求解,功能仿真时正
    发表于 06-06 17:17

    VCS独立仿真Vivado IP核的问题补充

    仿真Vivado IP核时分两种情况,分为未使用SECURE IP核和使用了SECURE IP核。
    的头像 发表于 06-06 14:45 1266次阅读
    VCS<b class='flag-5'>独立</b><b class='flag-5'>仿真</b><b class='flag-5'>Vivado</b> <b class='flag-5'>IP</b>核的问题补充

    VCS独立仿真Vivado IP核的一些方法总结

    最近,需要使用VCS仿真一个高速并串转换的Demo,其中需要用到Vivado的SelectIO IP核以及IDELAYCTRL,IDELAY2原语。而此前我只使用VCS仿真过Quart
    的头像 发表于 06-06 11:09 1692次阅读
    VCS<b class='flag-5'>独立</b><b class='flag-5'>仿真</b><b class='flag-5'>Vivado</b> <b class='flag-5'>IP</b>核的一些方法总结

    使用Vivado调用questasim仿真报错的原因及其解决办法

    有一天使用Vivado调用questasim(modelsim估计也一样),仿真报错
    的头像 发表于 05-08 17:12 1854次阅读

    Vivado生成IP

    vivado生成ip后缺少一大片文件,之前是可以用的,中途卸载过Modelsim,用vivado打开过ISE
    发表于 04-24 23:42