0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

UltraScale和Versal之间有哪些不同?

FPGA技术驿站 来源:Lauren的FPGA 作者:Lauren的FPGA 2021-05-14 09:17 次阅读

作为Xilinx 7nm芯片,Versal在架构上与前一代芯片UltraScale相比有诸多不同,这里我们就来看看都有哪些不同。

时钟资源

从时钟Buffer角度看,多了一种BUFG_FABRIC,专门用于驱动高扇出网线,从而降低了BUFG的利用率,缓解了布线资源的压力,其在芯片中的位置如图中红色标记所示。

可配置逻辑模块

再看CLB,Versal中一个CLB规模相当于UltraScale中的两个CLB,故其包含16个触发器和64个LUT。同时,这64个LUT中有32个LUT可配置为RAM/ROM/或移位寄存器。这意味着,Versal中的CLB不再有CLB_LL和CLB_LM之分。此外,CLB内部列方向相邻的LUT是可级联的,这对于缓解CLB外部的布线压力是有益的。

CLB内部还增加了Inverse Multipliexer Register (Imux Register),用于改善Fmax、解决保持时间违例。另一方面,CLB内部不再包含F7/8/9MUX,改由LUT实现相应的功能。

DSP58

Versal中的乘法器为DSP58,可支持27x24有符号数乘法,与UltraScale中的27x18相比有所提升。同时,就复数乘法而言,对于18-bit复数,只需要消耗2个DSP58。在UltraScale中,则要消耗3个DSP48。DSP58的另一亮点是可支持向量乘,也就是说27x24的乘法器可分解为3个9x8的乘法器,从而可方便地实现两个长度为3的向量乘法,这对于快速实现矩阵乘法是很有利的。此外,DSP58还支持浮点乘法和浮点加法。DSP48则需要额外的资源实现浮点运算。

URAM288

在UltraScale中,URAM288可支持的位宽是固定的72位,且初始值只能为0。但在Versal中,URAM288可支持4中位宽,分别为9/18/36/72,同时,初始值是用户可定义的。

Block RAM

在UltraScale中,一个RAMB36可配置的位宽为1/2/4/9/18/36/72,但在Versal中,1/2/4这些位宽不再支持。

复位

从复位角度看,Versal中的BRAM和DSP内部寄存器既支持同步复位又支持异步复位,而UltraScale中的BRAM和DSP仅支持同步复位。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • dsp
    dsp
    +关注

    关注

    544

    文章

    7661

    浏览量

    343895
  • 驱动
    +关注

    关注

    11

    文章

    1709

    浏览量

    84275
  • Xilinx
    +关注

    关注

    70

    文章

    2110

    浏览量

    119194
  • 7nm芯片
    +关注

    关注

    0

    文章

    24

    浏览量

    6954

原文标题:与UltraScale相比,Versal有哪些不同?

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    【ALINX 技术分享】AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍(2)

    【ALINX 技术分享】AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍,以及Versal 芯片开发流程的简介。
    的头像 发表于 03-07 16:03 255次阅读
    【ALINX 技术分享】AMD <b class='flag-5'>Versal</b> AI Edge 自适应计算加速平台之 <b class='flag-5'>Versal</b> 介绍(2)

    AMD Versal AI Edge自适应计算加速平台之Versal介绍(2)

    Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器,PL 端可编程逻辑部分,PMC 平台管理控制器,AI Engine 等模块,与以往的 ZYNQ 7000 和 MPSoC 不同,Versal 内部是通过 NoC 片上网络进行互联。
    的头像 发表于 03-06 18:12 801次阅读
    AMD <b class='flag-5'>Versal</b> AI Edge自适应计算加速平台之<b class='flag-5'>Versal</b>介绍(2)

    采用UltraScale/UltraScale+芯片的DFX设计注意事项

    采用UltraScale/UltraScale+芯片进行DFX设计时,建议从以下角度对设计进行检查。
    的头像 发表于 01-18 09:27 307次阅读
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale</b>+芯片的DFX设计注意事项

    Versal 自适应SoC设计指南

    电子发烧友网站提供《Versal 自适应SoC设计指南.pdf》资料免费下载
    发表于 12-14 16:22 0次下载
    <b class='flag-5'>Versal</b> 自适应SoC设计指南

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(1)

    对于UltraScale/UltraScale+芯片,几乎FPGA内部所有组件都是可以部分可重配置的
    的头像 发表于 12-14 16:16 295次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale</b>+芯片DFX应考虑的因素有哪些(1)

    Versal ACAP AI核心系列库指南

    电子发烧友网站提供《Versal ACAP AI核心系列库指南.pdf》资料免费下载
    发表于 09-14 14:48 0次下载
    <b class='flag-5'>Versal</b> ACAP AI核心系列库指南

    Versal平台的系统级优势

    电子发烧友网站提供《Versal平台的系统级优势.pdf》资料免费下载
    发表于 09-14 09:48 0次下载
    <b class='flag-5'>Versal</b>平台的系统级优势

    使用UltraScaleUltraScale+FPGA开发防篡改设计

    电子发烧友网站提供《使用UltraScaleUltraScale+FPGA开发防篡改设计.pdf》资料免费下载
    发表于 09-13 15:32 0次下载
    使用<b class='flag-5'>UltraScale</b>和<b class='flag-5'>UltraScale</b>+FPGA开发防篡改设计

    Versal ACAP设计指南

    电子发烧友网站提供《Versal ACAP设计指南.pdf》资料免费下载
    发表于 09-13 14:40 0次下载
    <b class='flag-5'>Versal</b> ACAP设计指南

    UltraScaleUltraScale+ FPGA封装和管脚用户指南

    电子发烧友网站提供《UltraScaleUltraScale+ FPGA封装和管脚用户指南.pdf》资料免费下载
    发表于 09-13 10:29 1次下载
    <b class='flag-5'>UltraScale</b>和<b class='flag-5'>UltraScale</b>+ FPGA封装和管脚用户指南

    Versal System Monitor(Sysmon):过热告警行为

    在 CIPS GUI 中已对 Versal System Monitor 过热 (OT) 告警进行了说明
    的头像 发表于 07-10 16:45 285次阅读
    <b class='flag-5'>Versal</b> System Monitor(Sysmon):过热告警行为

    Versal启动文件简述

    Versal™ 是由多个高度耦合的可配置块组成的自适应计算加速平台 (ACAP)
    的头像 发表于 07-07 14:15 659次阅读
    <b class='flag-5'>Versal</b>启动文件简述

    如何开启Versal的XilSEM功能

    本文介绍了如何开启Versal最基本的XilSEM功能。
    的头像 发表于 07-07 14:15 234次阅读
    如何开启<b class='flag-5'>Versal</b>的XilSEM功能

    基于Versal的图像恢复管道

    电子发烧友网站提供《基于Versal的图像恢复管道.zip》资料免费下载
    发表于 06-14 14:56 0次下载
    基于<b class='flag-5'>Versal</b>的图像恢复管道

    Versal CPM AXI Bridge模式的地址转换

    Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block for PCIe Rev. 4.0
    的头像 发表于 05-10 09:47 902次阅读
    <b class='flag-5'>Versal</b> CPM AXI Bridge模式的地址转换