0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

怎样实现高效的芯片与封装的联合仿真?

Xpeedic 来源:Xpeedic芯禾科技 作者:Xpeedic芯禾科技 2021-04-17 10:12 次阅读

随着5G技术的发展,射频前端(RFFE)设计变得越来越复杂,而系统级封装(SiP)技术因其可集成多颗裸芯片与无源器件的特点,开始被广泛用于射频前端的设计中。 芯片设计与封装设计传统上是由各自工程团队独立完成,这样做的缺陷是增加了迭代时间和沟通成本。如果能够实现芯片和封装协同设计,不仅可大幅减少迭代次数,提高设计成功率,而且使能芯片工程师在设计流程中随时评估封装性能。 目前在市场上,要实现快速的芯片和封装协同仿真的方法并不多。芯和半导体独创的这套联合仿真流程中,三维建模简单易用,并配有专门针对联合仿真的优化求解器,能够提供更高的仿真加速和仿真效率。

三维建模和仿真流程

1.导入芯片和封装版图文件

在Metis工具中,可直接导入Cadence的设计文件(.mcm/.sip/.brd)、ODB++文件、以及DXF和GDS文件。本案例中芯片和封装版图均为GDS格式,同时还需要layermap文件和仿真工艺信息lyr文件。依次导入芯片和封装版图后,在Metis 3D视图中自动生成了它们的三维结构(图2),此时它们的相对位置是任意,需要通过Bump将它们连接在一起。

aef8f5dc-9ef9-11eb-8b86-12bb97331649.png

图1 导入版图界面

af22a576-9ef9-11eb-8b86-12bb97331649.png

图2导入芯片和封装文件

2.模型堆叠

在左侧的项目管理栏,选择Assemblies,进入堆叠设置界面。在上侧Model栏,我们将芯片设置为Upper Model,将封装设置为Lower Model(图3)。

af482972-9ef9-11eb-8b86-12bb97331649.png

图3 切割后的模型 左:Serdes; 右:DDR

接着我们使用拖拽功能,将Upper Model拖拽至正确的封装焊点位置(图4)。

af84a4ba-9ef9-11eb-8b86-12bb97331649.png

图4 移动upper Model至正确位置(右图)

最后创建合适的Bump模型,通过在芯片pad上点击增加Bump模型,将芯片和封装结构连接在一起(图5)。

afb585b2-9ef9-11eb-8b86-12bb97331649.png

图5 Bump建模及添加

3.端口添加

模型堆叠完毕后,用户可以直接在3D视图中添加集总端口,其中信号类型,金属层次,端口阻抗可任意配置。在本案例中,我们选择封装焊盘的一边作为信号端口。

afe64c2e-9ef9-11eb-8b86-12bb97331649.png

图6 叠层及端口管理

b0077c8c-9ef9-11eb-8b86-12bb97331649.png

图7 生成的最终仿真模型

4.仿真环境设置

Metis的网格划分、金属和过孔模型可以根据不同的结构进行分开设置,从而达到仿真精度与效率的双重提升。本案例中芯片的金属设置为Thick,过孔为Lumped,网格大小为50um,而封装的金属设置为3D,过孔为3D,网格大小为200um。最后点击Run Solver进行联合仿真。

b0115c0c-9ef9-11eb-8b86-12bb97331649.png

图8 芯片的仿真设置

5.仿真结果比对

我们分别仿真了不带封装和带封装两种应用场景,来分析封装对芯片滤波特性的影响。绿色曲线是不带封装的芯片仿真数据,红色曲线是带封装的芯片仿真数据。通过对比RL和IL两个指标,我们发现在通带内滤波器特性并没有明显恶化,但是由于封装的容性寄生,导致带外的抑制性能急剧下降。这将对射频系统接收信号和本征信号带来干扰,从而导致信号的阻塞。由此我们得出结论,封装效应是芯片设计不得不考虑的重要因素,同时Metis能很好的解决联合仿真建模困难,优化设计效率低的问题。

b01a4434-9ef9-11eb-8b86-12bb97331649.png

图9 RL与IL比对结果

本文介绍了一种采用芯和半导体的Metis工具实现芯片和封装联合仿真的方法。通过Metis分别导入芯片和封装的版图文件,将芯片倒装焊在封装基板上,建立三维堆叠模型。最后使用Metis进行快速的电磁仿真分析,我们考察了封装对芯片性能指标的影响。此案例可以帮助设计人员进行芯片和封装协同设计可大幅减少迭代次数,提高设计成功率,使能芯片工程师在设计流程中随时评估封装性能。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    445

    文章

    47476

    浏览量

    407882
  • 滤波器
    +关注

    关注

    158

    文章

    7286

    浏览量

    174569
  • 封装
    +关注

    关注

    123

    文章

    7095

    浏览量

    140898
  • RFFE
    +关注

    关注

    0

    文章

    8

    浏览量

    5807

原文标题:怎样实现 “高效的芯片与封装的联合仿真”?

文章出处:【微信号:Xpeedic,微信公众号:Xpeedic】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    LED芯片封装如何选择锡膏?

    封装LED芯片
    jf_17722107
    发布于 :2024年02月28日 13:10:20

    如何使用SystemC做RTL和C/C++的联合仿真呢?

    当FPGA开发者需要做RTL和C/C++联合仿真的时候,一些常用的方法包括使用MicroBlaze软核,或者使用QEMU仿真ZYNQ的PS部分。
    的头像 发表于 12-13 10:13 367次阅读
    如何使用SystemC做RTL和C/C++的<b class='flag-5'>联合</b><b class='flag-5'>仿真</b>呢?

    芯片封装引脚名称自适应显示#芯片封装#EDA #电子#电子工程师 #先进封装 #pcb设计

    PCB设计芯片封装
    上海弘快科技有限公司
    发布于 :2023年11月30日 15:13:15

    SiP封装、合封芯片芯片合封是一种技术吗?都是合封芯片技术

    本文将帮助您更好地理解合封芯片芯片合封和SiP系统级封装这三种不同的技术。合封芯片是一种将多个芯片或不同功能的电子模块
    的头像 发表于 11-23 16:03 262次阅读

    固化快,粘接强度高!芯片保护胶助力高效制造#芯片封装 #环氧胶

    芯片封装
    泰达克电子材料
    发布于 :2023年11月08日 09:41:47

    #中国芯片 #中国制造 #芯片封装 外媒分析:中国芯片产业迎来转折点

    芯片封装
    深圳市浮思特科技有限公司
    发布于 :2023年10月23日 15:33:30

    C与VB语言联合在proteus上仿真

    C与VB语言联合在proteus上仿真
    发表于 10-07 06:03

    封装芯片测试机led推拉力试验机

    封装芯片
    力标精密设备
    发布于 :2023年09月23日 17:12:58

    基于HFSS的3D多芯片互连封装MMIC仿真设计

    MMIC仿真设计上并未包含。本设计基于HFSS,充分考虑实际封装寄生效应,建立了完整的3D多芯片互连精准模型,并给出了封装前后仿真结果对比分
    的头像 发表于 08-30 10:02 1438次阅读
    基于HFSS的3D多<b class='flag-5'>芯片</b>互连<b class='flag-5'>封装</b>MMIC<b class='flag-5'>仿真</b>设计

    MES50HP——PDS与Modelsim联合仿真教程

    仿库,ALL 则包括这两种仿真库,默认选择 ALL; 【Family】: 指定芯片系列对应的仿真库进行编译,可支持一次编译多个系列,默认选择ALL。 【Compiled Library
    发表于 06-26 10:45

    自动驾驶仿真:Carsim、NI和VTD联合仿真

    提示:主要介绍使用的是Carsim、Veristand、NI-Veristand 三个软件联合仿真,为了更好的展现内容,这里先讲NI-Veristand和VTD的联合仿真,其实就是传感
    发表于 06-06 11:01 12次下载
    自动驾驶<b class='flag-5'>仿真</b>:Carsim、NI和VTD<b class='flag-5'>联合</b><b class='flag-5'>仿真</b>

    芯片封装技术是什么

    芯片封装技术是一种将多个芯片封装在同一个封装体内的集成封装技术。在传统的单
    的头像 发表于 05-24 16:22 691次阅读

    simulink和pspice联合仿真问题

    根据网上的资料操作,已可以再simulink中调用pspice中的模型,但是出现仿真错误如下: 网上查到的解决方案并没有解决我的问题,有没有人可以帮我看看呀,或者您的联合仿真是通过什么连接的 我
    发表于 05-23 15:04

    在PSIM中进行VHDL的联合仿真

    目前市面上能支持HDL语言联合仿真的电源仿真软件并不多,能支持VHDL联合仿真的就更少了,PSIM软件支持VHDL及verilogHDL
    的头像 发表于 05-23 11:38 1753次阅读
    在PSIM中进行VHDL的<b class='flag-5'>联合</b><b class='flag-5'>仿真</b>