0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence Sigrity X可提供仿真速度和设计处理量高达10倍的性能

Cadence楷登 来源:Cadence楷登 作者:Cadence楷登 2021-04-08 11:41 次阅读

EDA 领域需要运用许多不同的运算软件,然而 EDA 行业所面临的挑战在于,设计团队总需要采用当前的处理器来设计及创建下一代的 SoC。

在 1990 年代和 2000 年代,微处理器公司将处理器的性能每年提高了约 50% 来解决这个问题。部分原因是摩尔定律在没有产生功耗问题的同时,提高了硅芯片的性能;还有部分原因来自于处理器架构的提升,可以通过更聪明的方法来执行乱序执行(Out-of-order Execution)、分支预测(Branch Prediction)以及解决所有其他设计上遭遇的困难。

摩尔定律提高了时钟(Clock Cycle)频率,而架构的改善也提高了每个时钟周期可执行的命令数(IPC)。因此,如果我们需要更高的性能,只需等待即可,当时的生活多美好!

然而两件事情的发生使生活不再那么美好:首先,由于功耗限制,不可能再增加微处理器的时钟频率;其次,改变架构也几乎变不出花样了。

从某种意义上说,摩尔定律还没有结束,在芯片上仍然可以放置越来越多的晶体管,但不再以增加的单执行线程(Single-Thread)性能来交付增加的处理器能力,而是以增加处理器核心数量来交付。

因此,不如我们使用“核心定律”(Core's Law)一词,即处理器核心的数量呈指数增长。但因为我们位在改变曲线的平坦处,所以这一名词并未引起关注,也从未流行。现在,处理器具有 48 核,甚至 128 核,这一点明显变成常态,而不太明显的议题则是,运算软件如何适应更多核。

秘密算法其实是一个大规模平行化的矩阵求解器。这是一种突破性算法,是 Cadence 在系统分析领域的秘密武器。它具有近乎线性的扩展度,而且不影响任何精准度。它运用大量低容量的机器,几乎具有无限的容量,却不需要真正具备任何大型计算机——一个在您需要时派不上用场,或者大多闲置、等待被使用的工具。整个基础架构可动态部署到云端(或数据中心)中,并具有容错重启功能——因为当大量的机器一起使用时,罕见的事也会发生。

许多 EDA 以稀疏矩阵(Sparse Matrices)形式编码来求解大量方程式。稀疏矩阵是其中大多数项目为零的矩阵。因为不需要显式记录为零矩阵项,这意味着它们可以非常有效地存储在电脑内存中。

通常,这些矩阵是对称的,由于只需要记录矩阵的一半,因此可以进一步节省成本。这是因为许多电气特性是对称的:从节点 1 到节点 2 的电容与从节点 2 到节点 1 的电容相同。

Cadence 在过去几年中在计算软件(Somputational Software)方面取得的突破之一,就是强调如何在大量核心和/或服务器上使用这些大型稀疏矩阵进行矩阵代数运算,举例来说,Cadence 的 Voltus、Clarity、Celsius 等都是相同的解决方案。现在,Sigrity 加入了上述的解决方案。

Sigrity X

Sigrity X 可提供仿真速度和设计处理量高达 10 倍的性能,而不会影响任何精准度。这是通过在云端(或大型本地数据中心)中进行大规模分布式仿真所实现。基本上与 Clarity 3D Solver 的基础相同,是以大规模分布式仿真技术,进行兼顾电源影响的信号完整性分析。分析信号完整性的最大挑战之一,就是受到影响的层面广大。功耗会影响温度,进而影响 IR drop,再影响到时序,再影响到信号完整性。

混合求解器的另一个新发展是多线式检查。信号完整性探索与核心数量呈现线性关系(因为探索的每个配置完全独立,因此不需要连续通讯)。

Sigrity X 技术可适用于 Sigrity 系列产品:PowerSI、PowerDC、XtractIM、SystemSI 和 OptimizePI。但是,以上并不是最新版 Sigrity 的唯一变革——Sigrity 全新的用户界“Layout Workbench”非常易于使用。可根据您的喜好,变更成亮色或深色主题画面(正如同手机操作),也可取决于您所在的位置和一天中的时间做出调整——与 Clarity 3D Solver 所提供的 GUI 相同。

同时,Sigrity X 还配备了最新的数据库,这使得在机器之间移动仿真文件变得更加容易,因为所有仿真类型的全部内容都封装在了单个文件中。保存功能也得到了改进,可以处理任何其他依赖的仿真数据(Dependencies)。

以下的范例说明了新版本性能的显著提升。该示例设计具有 :

20 层

68,807 凸块(Bumps

1,006,136 的过孔(Vias)

483,894 条走线(Traces)

以上使用 2019 PowerSI Hybrid Solver 混合求解器,需要 15 天才能完成。而使用新的 2021.1 Hybrid Solver 混合求解器,并使用相同数量的核心,同样的过程只需 1.5 天即可完成。

当前,信号完整性分析的两个热门领域是 PAM4 和 DDR5 内存接口

PAM4 是一种使用四个电平、每个(恢复的)时钟周期传输两位的信号技术,它可应用于 112G SerDes,以及即将到来的 PCIe 6.0 标准(尚未最终确定,但纳入 PAM4 则不会更改)。

DDR5 是 DDR DRAM 接口的最新版本,正逐渐成为内存接口市场的流行领域。DDR5 有望在 2022 年成为最常用的接口(Cadence 与美光(Micron)已经持续在 DDR5 接口技术开发上合作多年)。

新版本的使用经验

关于客户的成功案例,Renasas 的 Tamio Nagano 表示:

“新一代 Sigrity X 让我们的 IC 封装签核的重要流程得到了显著改善;过去耗时超过一天的仿真现在可以在短短几个小时内完成。我们很高兴在生产设计中采用了这项新技术,将验证过的性能提高了 10 倍。”

另一则成功案例则来自 5G 芯片领域, Mediatek 的 Aaron Yang 表示:

“新一代的 Sigrity X 版本不仅可以以相同的精准度,让大量设计的分析速度提高 10 倍,而且还能扩展到过去无法分析的更大、更复杂的设计中。这款构建生产力的产品帮助我们省去好几个礼拜的设计时间,加快产品交付速度。”

原文标题:Sigrity X 2021 盛装登场!

文章出处:【微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    17943

    浏览量

    221419
  • 芯片
    +关注

    关注

    445

    文章

    47298

    浏览量

    407605
  • eda
    eda
    +关注

    关注

    71

    文章

    2506

    浏览量

    170564

原文标题:Sigrity X 2021 盛装登场!

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    利用Sigrity Aurora进行PCB布线后的仿真分析-阻抗及寄生参数析

    Cadence 17.4后 将ORCAD与ALLEGRO的联系更加紧密,同时PCB仿真功能有明显的提升,以前PCB的后仿真基本是在Cadence S
    的头像 发表于 02-26 09:12 844次阅读
    利用<b class='flag-5'>Sigrity</b> Aurora进行PCB布线后的<b class='flag-5'>仿真</b>分析-阻抗及寄生参数析

    Cadence 推出全新数字孪生平台 Millennium Platform,提供超高性能和高能效比

    内容提要●颠覆性的专用软硬件加速平台;利用GPU和CPU计算以及专有软件算法,提高准确度、速度和规模的同时,带来高达100倍的设计效率提升●与传统HPC相比,支持GPU-resident模式的求解
    的头像 发表于 02-24 08:11 154次阅读
    <b class='flag-5'>Cadence</b> 推出全新数字孪生平台 Millennium Platform,<b class='flag-5'>提供</b>超高<b class='flag-5'>性能</b>和高能效比

    Cadence AI 驱动的多物理场系统分析解决方案助力纬创大幅提升产品开发速度

    Optimality Intelligent System Explorer 和 Clarity 3D Solver 可提供快速、准确、AI 驱动的电磁优化 中国上海,2023 年 12 月 25
    的头像 发表于 12-25 10:10 157次阅读
    <b class='flag-5'>Cadence</b> AI 驱动的多物理场系统分析解决方案助力纬创大幅提升产品开发<b class='flag-5'>速度</b>

    Multism仿真使用LMH6624实现10增益。

    使用LMH6624完成Multism仿真,实现10,100,500增益,带宽尽量大,需要覆盖到6Mhz,另外还需要一款将220V交流电
    发表于 12-06 17:29

    影响SaberRD仿真速度的因素有哪些呢?

    目前,专业仿真软件的功能不断增加,仿真领域不断扩大,处理的对象越来越复杂,这一切都使得软件自身显得越来越庞大,而硬件的更新速度也往往慢于软件更新的
    的头像 发表于 12-06 11:30 242次阅读

    AD835用LTspice仿真特别慢的原因?怎么解决?

    输入为1V,50Hz的正弦相乘,仿真速度是65us/s,而且两个AD835连在一起使用是仿真只能进行20ns左右,就不能仿真
    发表于 11-20 07:54

    加速多物理场系统仿真布局,Cadence 的几大“法宝”

    在刚刚闭幕不久的CadenceLIVEChina2023中国用户大会中,Cadence全球副总裁、多物理场仿真事业部总经理顾鑫先生为与会来宾带来题为《加速多物理场系统仿真》的精彩演讲,分享公司
    的头像 发表于 09-09 08:14 934次阅读
    加速多物理场系统<b class='flag-5'>仿真</b>布局,<b class='flag-5'>Cadence</b> 的几大“法宝”

    CadenceLIVE 精彩回顾 | 加速多物理场系统仿真布局,Cadence 的几大“法宝”

    演讲,分享公司在多物理场仿真方面的产品布局,并重点介绍了旗下几款明星产品是如何帮助客户高效处理系统设计中因为复杂结构带来的挑战的。 ✦ 基于智能系统设计战略 从 EDA 向 SDA 转变 ✦ 2018 年 Cadence 推出了
    的头像 发表于 09-04 17:10 473次阅读
    CadenceLIVE 精彩回顾 | 加速多物理场系统<b class='flag-5'>仿真</b>布局,<b class='flag-5'>Cadence</b> 的几大“法宝”

    电源完整性之PDN仿真有哪些注意事项?

    很多软件都可以做PDN仿真,如SIwave,Hyperlynx,ADS,Sigrity等等,经一一尝试加综合使用下来,加之芯片厂商的加持,最终可以确定还是Sigrity好用。
    发表于 09-04 10:27 1852次阅读
    电源完整性之PDN<b class='flag-5'>仿真</b>有哪些注意事项?

    Cadence 推出新一代可扩展 Tensilica 处理器平台,推动边缘普适智能取得新进展

    业界卓越的 Tensilica Xtensa LX 平台第 8 代已经上线,可提供显著的系统级性能增强,同时确保理想能效。 中国上海,2023 年 8 月 4 日——楷登电子(美国 Cadence
    的头像 发表于 08-04 11:05 395次阅读
    <b class='flag-5'>Cadence</b> 推出新一代可扩展 Tensilica <b class='flag-5'>处理</b>器平台,推动边缘普适智能取得新进展

    讲讲仿真软件的文件导入

    仿真软件识别导入的设计文档是有区别的,实际的使用经历,ADS只是用于搭建Channel通道仿真,那本文以CadenceSigrity和Ansys的SIwave为例,讲讲
    的头像 发表于 06-10 10:15 1845次阅读
    讲讲<b class='flag-5'>仿真</b>软件的文件导入

    64C-6000-240速度传感器系统测试

    64C-6000-240速度传感器采用全桥输出配置,补偿温度范围为 0 至 +50°C。 气态微阻尼可提供卓越的抗冲击性能以及高达 7 kHz 的平滑振幅和相位响应,适用于拟人化
    的头像 发表于 05-12 15:06 217次阅读
    64C-6000-240<b class='flag-5'>速度</b>传感器系统测试

    Cadence成功流片基于台积电N3E工艺的16G UCIe先进封装 IP

    台积电 3DFabric™ CoWoS-S 硅中介层技术实现,可提供超高的带宽密度、高效的低功耗性能和卓越的低延迟,非常适合需要极高算力的应用。Cadence UCIe IP 为Chiplet裸片到裸片通信
    的头像 发表于 04-27 16:35 450次阅读
    <b class='flag-5'>Cadence</b>成功流片基于台积电N3E工艺的16G UCIe先进封装 IP

    Cadence推出EMX Designer,在片上无源元件综合上提供超过10倍的性能提升

    )的参数化单元(PCell)和无源器件的精确电磁(EM)模型,如电感、变压器、T 型线圈等。EMX Designer 解决方案与 Cadence Virtuoso ADE Product Suite 无缝集成,与其他解决方案相比,综合速度提升
    的头像 发表于 04-14 13:08 2152次阅读

    如何理解Xcelium的多核仿真呢?

    提供3X-10X仿真速度提升;  Xcelium的单/双核划分是自动化的;  Xcelium的验证环境可以方便的从Incisive获取;  Xcelium的单/双核的资源,还不能自由调度
    发表于 03-28 11:18