0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe中三种基本的I/O架构

FPGA之家 来源:AriesOpenFPGA 作者:AriesOpenFPGA 2021-04-04 11:53 次阅读

导言:这篇为PCIe要提及的时钟类型作个小铺垫,可以大致作一个了解,想深入了解可以参考更加细致的文献。

三种基本的I/O架构

1• 通用时钟(Common Clock)

2• 前向时钟(Forward Clock)

3• 嵌入时钟(Embedded Clock)

•这些I/O架构用于需要不同级别I/O带宽的各种应用

处理器可能具有这些I/O类型中的一种或全部

•通常,相同的电路可用于仿真不同的I/O方案以重复使用设计

通用时钟的I/O架构

595d04ee-8ecb-11eb-8b86-12bb97331649.png

•在原始计算机系统中常见

•同步系统(Synchronous system)

•通用总线时钟控制芯片芯片的传输

•需要等长的走线路径,以最大程度地减少时钟偏斜

•数据速率通常限制在0〜100Mb(数据可能比较老)

通用时钟I/O循环时间

59c2e624-8ecb-11eb-8b86-12bb97331649.png

通用时钟I/O限制

•难以控制时钟偏斜和传播延迟

•需要严格控制绝对延迟以满足给定的周期时间

•对芯片上电路和电路板布线路径中的延迟变化很敏感

•由于片上延迟和片外延迟之间的相关性低,难以补偿延迟变化

•虽然通常用于片上通信,但应用的速度受限

前向时钟I/O架构

5a52a804-8ecb-11eb-8b86-12bb97331649.png

•通常作为高速传输中,TX芯片到RX芯片的前向参考时钟

•同步系统(Mesochronous system)

•用于处理器内存接口和多处理器通信

英特尔QPI

•Hypertransport(HT总线)

•需要一个额外的时钟通道

•“相干”时钟可实现从低频到高频的抖动跟踪

•需要好的时钟接收放大器,因为前向时钟会被通道衰减

前向时钟I/O限制

5ac1545c-8ecb-11eb-8b86-12bb97331649.png

•时钟偏斜会限制前向时钟I/O性能

•驱动能力和负荷失配

•互连长度不匹配

•低通通道导致抖动放大

•前向时钟的占空比变化

前向时钟I/O偏斜校正

5b005314-8ecb-11eb-8b86-12bb97331649.png

•每通道偏移校正可显着提高数据速率

•采样时钟调整为输入数据眼的中心时钟

•实施

•延迟锁定环路和相位内插器

•注入锁定振荡器

•相位采集可以是

•基于BER的附加输入相位采样器

•基于相位检测器,并带有额外的输入相位采样器,定期打开电源

前向时钟I/O电路

5c0ed10e-8ecb-11eb-8b86-12bb97331649.png

•TX PLL

•TX时钟分配

•复制TX时钟驱动器

•通道

•前向时钟放大器

•RX时钟分配

•去偏斜电路

•DLL/PI

•注入锁定振荡器

嵌入式时钟I/O架构

5ccd9904-8ecb-11eb-8b86-12bb97331649.png

•可用于同步或准同步系统(mesochronousor plesiochronous systems)

•从输入数据流中提取时钟频率和最佳相位

•持续运行的相位检测

•CDR实施(应用)(CDR:clock and data recovery)

•基于每个通道的PLL

•双环带全局PLL或

•本地DLL/PI

•本地相位旋转器PLL

嵌入式时钟I/O限制

5d52403c-8ecb-11eb-8b86-12bb97331649.png

•抖动跟踪受CDR带宽限制(clock and data recovery)

•技术扩展允许具有更高带宽的CDR,从而可以实现更高的频率抖动跟踪

•一般而言,实现前向时钟需要更多的硬件(注:原文是,Generally more hardwarethan forward clockimplementations,我联系上下文自己翻译的,这里贴出来作为参考)

•额外的输入相位采样器

嵌入式时钟I/O电路

5e4003a8-8ecb-11eb-8b86-12bb97331649.png

•TX PLL

•TX时钟分配

•CRD

•基于每个通道的PLL

•双环带全局PLL和

•本地DLL / PI

•本地相位旋转器PLL

•全局PLL需要将RX时钟分配给各个通道

原文标题:•I/O时钟架构

文章出处:【微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    10

    文章

    1477

    浏览量

    130274
  • PCIe
    +关注

    关注

    13

    文章

    1063

    浏览量

    80597

原文标题:•I/O时钟架构

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    求助:可编程增益放大电路的工作原理

    怎么分析图中三种可编程增益放大电路的工作原理,写出放大器增益与增益开关逻辑值之间的对应关系。
    发表于 03-23 18:27

    运放的三种应用

    运放在电路中主要存在三种应用,放大器,滤波器,振荡器。再这三种应用电路中,运放的两大特点虚短虚断仍然成立吗? 在阻尼振荡器中,工作过程是否按照我描述的这样,在反相输入端加一个近似锯齿波的电流源,正半
    发表于 01-26 16:18

    光伏发电系统中三种DC-DC转换电路的研究

    电子发烧友网站提供《光伏发电系统中三种DC-DC转换电路的研究.pdf》资料免费下载
    发表于 11-06 10:21 0次下载
    光伏发电系统<b class='flag-5'>中三种</b>DC-DC转换电路的研究

    请问如何用单片机让极管出现三种不同的电平状态?

    如何用单片机让极管出现三种不同的电平状态?
    发表于 10-10 06:56

    全爱科技Atlas200I A2 AI加速模块-FPGA PCIE接口验证平台

    Atlas200I A2+PCIE X4接口测试FPGA 实物图片 全爱科技QA200A2 Altas200I A2开发套件做了验证。 图 1-2 QA200A2 Atlas200I
    发表于 09-05 14:39

    ARM Cortex™-M记忆屏障指令编程指南

    在Cortex-M3和Cortex-M4处理器中实现的ARMv7-M架构中,以及在Cortex-M0和Cortex-M0+处理器中实现的ARMv6-M架构中,指定了三种互斥的存储器类型。 它们
    发表于 08-29 08:07

    PCIe AMBA集成指南

    和AMBA ACE协议和ARM架构。 该文档涵盖以下主题: ·本文档中使用的术语说明。 ·针对PCIe事务的ARM内存类型使用指南。 ·如何遵守ARM处理元件(PE)的PCIe事务的ARM内存模型要求
    发表于 08-17 07:25

    我看MS51有三种Flash大小的,除了Flash大小不同外,其他配置一样吗?

    我看MS51有三种Flash大小的,除了Flash大小不同外,其他配置一样吗
    发表于 06-15 10:15

    FPGA中三种常用复位电路

    在FPGA设计中,复位电路是非常重要的一部分,它能够确保系统从初始状态开始启动并保证正确运行。本文将分别介绍FPGA中三种常用复位电路:同步复位、异步复位和异步复位同步释放,以及相应的Verilog代码示例。
    发表于 05-14 14:44 1710次阅读
    FPGA<b class='flag-5'>中三种</b>常用复位电路

    PCIe PHY寄存器没有内存映射吗?

    有没有办法确认 i.MX6SX PCIe RX 终端的设置。我在 i.MX6SX 上看到 PCIe 实现的 PCIe RX SI 结果可能表
    发表于 05-12 06:40

    在保护电路中三极管的放大倍数是越大越好还是越小越好呢?

    在保护电路中三极管的放大倍数是越大越好还是越小越好呢?
    发表于 05-05 17:57

    求解Proteus仿真单片机应用是时电路中三极管pnp的导通问题

    Proteus仿真单片机应用是时电路中三极管pnp的导通问题,请大侠们看看啊,是不是极管的选型错误啊!为什么基极为低电平时候,极管照样导通,也就是说不受基极电平高低影响,我是新手是不是pnp选型不对?
    发表于 04-26 15:50

    今日说“法”:FPGA的三种配置方式

    ,有好的灵感以及文章随笔,欢迎投稿,投稿请标明笔名以及相关文章,投稿接收邮箱:1033788863@qq.com。今天带来的是“FPGA的三种配置方式”,话不多说,上货。 FPGA的三种配置方式
    发表于 04-24 15:34

    i.MX8QXP Android Automotive看不到pcie是怎么回事?

    使用Android Automotive 12.0.0_2.1.0 (Linux 5.15.32 BSP) 在 i.MX8QXP 内部 PLL 上看不到 pcie mek_8q:/ # zcat
    发表于 04-23 12:47

    为什么相系统中三次谐波电动势大小相等相位相同?

    为什么相系统中三次谐波电动势大小相等相位相同?我想知道理论分析
    发表于 04-13 10:59