0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vitis HLS前端现已在GitHub上全面开源,开启了无限可能的新世界

电子工程师 来源:XILINX技术社区 作者:XILINX技术社区 2021-03-24 16:18 次阅读

赛灵思一直致力于支持开源计划的不断飞跃,为帮助开发人员和研发社区充分发挥自适应计算的优势,我们再次做出了令人振奋的举措: 在 GitHub 上开放提供 Vitis HLS(高层次综合)前端(GitHub 是全球规模最大的开发平台以及构建和共享软件代码的开放社区)

Vitis HLS 工具能够将 C++ 和 OpenCL 功能部署到器件的逻辑结构和 RAM/DSP 块上。在 GitHub 上提供 Vitis HLS 前端为研究人员、开发人员和编译器爱好者开启了无限可能的新世界,使他们可以利用 Vitis HLS 技术并根据其应用的特定需求进行修改。

10 多年来,赛灵思不断改进 HLS 技术,帮助硬件开发人员提高设计生产力,并且让没有硬件设计经验的软件和应用开发人员更容易接受和利用赛灵思自适应平台。随着 Vitis HLS 前端现已在 GitHub 上全面开源,软硬件开发人员可以灵活运用标准的 Clang/LLVM 基础架构并为以下功能定制设计流程:

为 C/C++ 和 OpenCL 之外新的高级语言提供支持

添加新的特定领域优化编译指令或编译器指导

定制 LLVM IR 转换(即新的 LLVM pass)

Vitis HLS 中的 C/C++ 到 RTL 综合流程包括两个主要组成部分:

[1] 前端:该部分主要解析用 C/C++ 或 OpenCL 表示的代码,使用 Clang/LLVM 工具链进行前端和中端转换。

[2] 后端:该阶段采用 LLVM IR 输入,并执行 FPGA 特定的底层映射和调度,直到最后一步,生成 RTL 。

4edfde26-8c49-11eb-8b86-12bb97331649.png

除了支持Clang/LLVM 流程外,该项目还提供:

用于编译指示支持和硬件可综合性检查的框架

一种将固有顺序 C 代码映射到空间硬件架构的方法

通往 Vitis 统一软件平台的网关,以访问相关流程和库

我们的生态系统合作伙伴 Silexica 以及美国伊利诺伊大学厄巴纳 - 香槟分校 (UIUC)、帝国理工学院、香港科技大学的研究社区是如何利用 Vitis HLS 前端扩展功能,并助力其研究项目的呢?

“Vitis HLS 的前端开源有助于 FPGA 研究和生态系统合作伙伴社区进行扩展、定制乃至进一步优化 HLS 编译过程。赛灵思新的开源计划还为 Vitis HLS 提供了全新的‘注入使用模型’,能够注入定制的第三方代码转换,甚至使用完全定制的 Clang 编译器前端。”

通过与赛灵思密切合作,Silexica 开发了一款 SLX 插件,它可以利用新的注入使用模型扩展Vitis HLS 2020.2 代码转换。SLX 插件是一种 HLS 编译器插件,通过提供新的 Loop Interchange 指导,有助于改善 Vitis HLS 的延迟问题和吞吐量结果。这是 Silexica 计划的许多 HLS 优化指导中的第一个。该插件可作为 Vitis HLS 的纯独立插件使用,也可与 Silexica 的SLX FPGA 工具结合使用,以同时使用其深层代码分析、自动设计探索以及最佳指导识别和调优功能。

“通过 UIUC 的赛灵思自适应计算集群 (XACC) 项目合作,我们提前获得了开源软件包。利用软件包提供的接口,我们可以方便地定制并集成新的 Clang 编译指示和 LLVM pass 到 Vitis HLS 中,以实施和评估我们的研究思路。在Vitis HLS流程中利用LLVM的能力在许多方面都带来了新的可能性。此外,开源 Vitis HLS 前端还将大幅促进 HLS 开源社区的增长。我们很高兴自己能成为其中的一员。

“对我这样的 HLS 工具设计师来说,在将 LLVM IR 转换回 C 代码(包括 pragmas)时,将代码输入到 Vitis HLS中是非常困难的。新的 Vitis HLS 前端能够极大地帮助我们的工具动态和静态调度 (DASS) 集成到 HLS 流程中。例如,开源前端使我们能直接进行程序分析和转换,并将编译指示插入到 LLVM 中。”

“从我们的角度看,开发全面的 HLS 工具需要大量工程设计工作,这也是学术界与工业之间存在的差距之一。赛灵思慷慨地开放了商业 HLS 前端,它能与 Vitis HLS 结合使用,从而提供了灵活的 API 以及从解析到 IR 优化的可读源代码。它使得我们不必再处理详细的实施方案,使我们能够在实用应用场景中解决问题,并帮助我们高效地评估自己的想法。对于 HLS 社区,我们相信这个开源项目将大幅促进创新,因为它能帮助用户根据具体需求轻松定制工具。”

香港科技大学的两个开发项目利用了 Vitis HLS 前端:

项目 1:高效自动优化 Pass 阶段排序:

在该项目中,根据输入源代码的特性,开源前端中提供优化 pass 的最佳顺序将通过机器学习和启发式算法进行搜索,用于改进性能和资源消耗。

项目 2:多 FPGA HLS:

在该项目中,开源前端生成的 IR 代码将通过性能和资源模型进行分析,并自动划分为子模块,这些子模块针对与网络DDR 存储器互联的多个 FPGA 应用进行了优化。

Readyto Get Started?

Vitis HLS 前端的源代码可在赛灵思 GitHub 库中获取。该库共享的3个示例演示了如何使用和定制流程,包括构建定制 LLVM pass 的流程。

4f4cfba0-8c49-11eb-8b86-12bb97331649.png

52901dba-8c49-11eb-8b86-12bb97331649.png

编辑:lyn

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 赛灵思
    +关注

    关注

    32

    文章

    1793

    浏览量

    130451
  • 编译器
    +关注

    关注

    1

    文章

    1563

    浏览量

    48527
  • 硬件开发
    +关注

    关注

    3

    文章

    124

    浏览量

    23634
  • HLS
    HLS
    +关注

    关注

    1

    文章

    126

    浏览量

    23659

原文标题:开启无限可能的世界: Vitis HLS 前端现已全面开源

文章出处:【微信号:gh_2d1c7e2d540e,微信公众号:XILINX开发者社区】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    一章聊了一下vitis2023.2怎样使用classic Vitis IDE,这章我们来说一说基于classic Vitis IDE的工程怎么样更新到新版本的
    发表于 03-24 17:14

    【2023电子工程师大会】跨越工程师舒适区 拥抱开源鸿蒙新世界p

    【2023电子工程师大会】跨越工程师舒适区 拥抱开源鸿蒙新世界ppt
    发表于 01-03 16:31 4次下载

    AMD-Xilinx的Vitis-HLS编译指示小结

    内的走线就会过长,这会导致时序违规。 以下行为可能阻止或限制 Vitis HLS 可在数据流模型内执行的重叠: 在数据流区域中间读取函数输入或写入函数输出。 单一生产者使用者违例。 任务的有条件执行
    发表于 12-31 21:20

    研讨会:利用编译器指令提升AMD VitisHLS 设计性能

    AMD Vitis 高层次综合 ( HLS ) 已成为自适应 SoC 及 FPGA 产品设计领域的一项颠覆性技术,可在创建定制硬件设计时实现更高层次的抽象并提高生产力。Vitis HLS
    的头像 发表于 12-05 09:10 194次阅读
    研讨会:利用编译器指令提升AMD <b class='flag-5'>Vitis</b>™ <b class='flag-5'>HLS</b> 设计性能

    Vitis加速库:广泛且性能优化的开源

    Vitis 统一软件平台包括一组广泛的、性能优化的开源库,这些库提供了即开即用的加速功能,并且对现有应用实现最小化代码更改或零更改。
    的头像 发表于 10-30 17:23 269次阅读
    <b class='flag-5'>Vitis</b>加速库:广泛且性能优化的<b class='flag-5'>开源</b>库

    【KV260视觉入门套件试用体验】Vitis AI 构建开发环境,并使用inspector检查模型

    支持。需要做的不只是执行几条命令,还需要了解赛灵思硬件平台的特点,选择合适的模型和框架,使用 Vitis AI 提供的工具和库进行优化和编译,最后在目标设备运行您的 AI 应用。这个过程可能会遇到
    发表于 10-14 15:34

    【KV260视觉入门套件试用体验】硬件加速之—使用PL加速矩阵乘法运算(Vitis HLS

    四、硬件加速之—使用PL加速矩阵乘法运算(Vitis HLS) 前四期测评计划: 一、开箱报告,KV260通过网线共享PC网络 二、Zynq超强辅助-PYNQ配置,并使用XVC(Xilinx
    发表于 10-13 20:11

    Vitis HLS:使用任务级并行性的高性能设计

    电子发烧友网站提供《Vitis HLS:使用任务级并行性的高性能设计.pdf》资料免费下载
    发表于 09-13 17:21 0次下载
    <b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b>:使用任务级并行性的高性能设计

    Vitis HLS移植指南

    电子发烧友网站提供《Vitis HLS移植指南.pdf》资料免费下载
    发表于 09-13 09:21 0次下载
    <b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b>移植指南

    如何获取和使用Github上的Vitis开放资源

    自从 Vitis 的发布,AMD 在 Github 上也开源了很多资源,方便开发者进行自己的设计,减少产品上市时间。所以我们来看一下如何获取和使用 Github 上的开放资源。
    的头像 发表于 08-23 09:41 532次阅读
    如何获取和使用<b class='flag-5'>Github</b>上的<b class='flag-5'>Vitis</b>开放资源

    如何在Vitis HLS GUI中使用库函数?

    VitisHLS 2023.1 支持新的 L1 库向导,本文将讲解如何下载 L1 库、查看所有可用功能以及如何在 Vitis HLS GUI 中使用库函数。
    的头像 发表于 08-16 10:26 548次阅读
    如何在<b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b> GUI中使用库函数?

    关于HLS IP无法编译解决方案

    Xilinx平台的Vivado HLSVitis HLS 使用的 export_ip 命令会无法导出 IP
    的头像 发表于 07-07 14:14 348次阅读
    关于<b class='flag-5'>HLS</b> IP无法编译解决方案

    Vitis ai 1.4 KV260镜像开源

    电子发烧友网站提供《Vitis ai 1.4 KV260镜像开源.zip》资料免费下载
    发表于 06-14 14:31 0次下载
    <b class='flag-5'>Vitis</b> ai 1.4 KV260镜像<b class='flag-5'>开源</b>

    AMD全新Vitis HLS资源现已推出

    AMD Vitis HLS 工具允许用户通过将 C/C++ 函数综合成 RTL,轻松创建复杂的 FPGA 算法。Vitis HLS 工具与 Vivado Design Suite(用于
    的头像 发表于 04-23 10:41 656次阅读
    AMD全新<b class='flag-5'>Vitis</b> <b class='flag-5'>HLS</b>资源<b class='flag-5'>现已</b>推出

    直播通道开启,OpenHarmony开发者大会与您精彩有约!

    线上直播渠道,现已全面开启 现场诸多精彩,快来一键直达! 在线畅游云端,共享技术盛宴 2023年4月19日,就在北京 期待与您一起探索开源之美 拥抱未来
    的头像 发表于 04-18 13:55 453次阅读
    直播通道<b class='flag-5'>开启</b>,OpenHarmony开发者大会与您精彩有约!