0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

解析逻辑设计和物理设计流程

我快闭嘴 来源:芯爵ChipLord 作者:功烨 2021-03-08 14:39 次阅读

典型的ASIC设计流程可分为 逻辑设计 和 物理设计 两个部分。

逻辑设计 开始于高层次设计规范和芯片架构。芯片架构描述高层次功能、功耗和时序(设计运行的速度)需求。紧接着对设计进行寄存器传输层的描述,通常称为RTL(register transfer level),按照设计中信号的逻辑操作如何使数据在寄存器之间流动,RTL提供了电路功能行为的抽象描述。RTL通常用Verilog、System Verilog、VHDL等硬件描述语言(HDL)进行描述。编程设计功能以后,通过仿真进行验证。仿真是一个过程,在这个过程中各种激励加载到设计中,并捕获设计的响应。仿真的目的是验证输出结果与电路预期的功能是否相匹配。例如要验证两个输入和一个输出的加法器,测试向量把相加的两个数字作为仿真输入,输出应该为两个数字之和,验证通过,设计就做好了综合的准备。

综合(又称为逻辑综合 logic synthesis)是RTL描述传输到门级表示的步骤,门级表示是用HDL描述功能硬件的等价实现。

定义一个正沿触发的同步复位D触发器,有三个input,一个output,当时钟正沿的时候,如果rst信号为1,输出0,否则输出d端值。

综合工具可以把上述RTL描述映射到由上升沿触发的同步复位触发器上。如果此HDL描述能够使用行业标准综合工具映射到一个唯一并且明确的实现上,则可称为可综合的RTL。在综合步骤中,设计者还需要采集某些设计和时序特征,它们代表了芯片架构阐述的高层目标,如时钟频率、基本单元可用延迟、目标库等,以便综合工具能够优化设计从而满足需求。

完成综合之后,设计开始为DFT做准备,DFT,可测性设计指在芯片设计阶段即插入各种用于提高芯片可测性(包括可控制性和可观测性)的硬件逻辑,通过这部分逻辑,生成测试向量,达到测试大规模芯片的目的。

考虑下图的电路,第二个触发器是不可控的,但是通过增加多路选择器(mux),用户能够使用扫描时钟(scan clock)和扫描使能(scan enable)信号控制第二个触发器。这种将所有寄存器都连到一条链路上的形式称作为扫描链或扫描路径。和时钟控制类似,进入触发器的数据也可以通过scan enable信号进行控制。

在综合和扫描链插入以后,硬件等价表示需要针对原始RTL进行验证,以便保存设计目的。这称作等价性检验(equivalence checking)和形式验证(forml verification)技术。在这个阶段,设计还为STA或静态时序分析做好了准备。值得注意的是,等价性检验只验证实现的门级表示和原始描述的功能,而不验证是是否满足频率目标,验证频率目标是STA的职责。

STA是检查设计是否满足时序要求,它是静态的,不需要模拟。大多数STA引擎要求设计师指定时序约束来模拟在外围如何表征芯片,以及在设计内部做何种假定来满足芯片架构设定的时序需求。通过SDC的行业标准格式来做出规定,STA完成了逻辑设计步骤,充当逻辑设计和物理设计之间的桥梁。

物理设计开始于布局规划。经过初步的时序分析之后,设计的逻辑块以优化区域、长宽比、基本单元之间的通信等目标进行布局。目标是保证没有太多的内部交换,从而避免布线上的拥堵和困扰。这些因素直接影响功耗、面积、时序和性能。一旦达到了优化的布局规划,基本单元之间的连接就开始布线。

在综合阶段,许多假设都是关于时钟网络的,这是因为层次设计信息是不可用的,只有在完成布局规划后才可用。布局规划之后紧接着是时钟树综合,时钟树综合会尽量均匀分配时钟,从而减少设计中不同部分间的时钟偏斜。布局规划、布局、布线等步骤称为设计布局。在物理设计阶段,由于在初步实现阶段做出的假设逐渐固化,所以可能需要执行多次STA来完成一个更加精确的时序分析。

在这个阶段需要对IC布局进行验证,以确保满足以下条件:

1.遵守代工厂制造芯片的所有规则,称为DRC,设计规则检查;

2.布局匹配综合之后生成的网表,这称为LVS,布线图与原理图的比较,形式上电路布局对后综合网表进行验证。

一旦设计完成了DRC和LVS,sign off 静态时序分析就完成了。布局以后,不能保证设计满足时序要求,需要进行调整以满足时序和频率需求,sign off 静态时序分析完成后,生成设计的GDSII,GDSII是一个多边形的几何图形,它描述设计的实际布局,包括所有连线,fab厂根据相关的GDSII来生产芯片。

从逻辑综合到物理设计的全部流程称为RTL2GDSII流程,释放GDSII来生产芯片的过程称作Tapeout。
责任编辑:tzh

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    445

    文章

    47476

    浏览量

    407878
  • 电路
    +关注

    关注

    169

    文章

    5462

    浏览量

    169172
  • asic
    +关注

    关注

    34

    文章

    1125

    浏览量

    119168
  • 通信
    +关注

    关注

    18

    文章

    5675

    浏览量

    134118
  • 触发器
    +关注

    关注

    14

    文章

    1668

    浏览量

    60305
收藏 人收藏

    评论

    相关推荐

    基于VHDL的组合逻辑设计

    电子发烧友网站提供《基于VHDL的组合逻辑设计.ppt》资料免费下载
    发表于 03-11 09:23 2次下载

    数字电路与逻辑设计

    电子发烧友网站提供《数字电路与逻辑设计.ppt》资料免费下载
    发表于 03-11 09:21 0次下载

    基于TouchGFX的智能手表设计 —MVP 架构下的逻辑设计

    电子发烧友网站提供《基于TouchGFX的智能手表设计 —MVP 架构下的逻辑设计.pdf》资料免费下载
    发表于 01-05 11:21 0次下载

    mybatis逻辑分页和物理分页的区别

    MyBatis是一个开源的Java持久层框架,它与其他ORM(对象关系映射)框架相比,具有更加灵活和高性能的特点。MyBatis提供了两种分页方式,即逻辑分页和物理分页。在本文中,我们将详细介绍
    的头像 发表于 12-03 14:54 394次阅读

    CMOS图像传感器的FPGA逻辑设计解析

    CMOS成像系统是基于CMOS图像传感器的一种适用于机载应用环境的图像采集系统。可有效解决机载复杂环境下常规工业相机的各种缺陷和应用问题,满足市场的应用需求。 FPGA 逻辑设计是车载CMOS成像系统的关键设计,本文将探讨关于的CMOS图像传感器的FPGA逻辑
    的头像 发表于 09-19 10:15 1030次阅读
    CMOS图像传感器的FPGA<b class='flag-5'>逻辑设计</b><b class='flag-5'>解析</b>

    数字芯片设计流程

    芯片设计分为前端设计和后端设计,前端设计也称为逻辑设计,后端设计也称为物理设计。随着DFT技术的发展,有的公司将DFT归到前端设计,有的公司归到后端设计,有些情况下也将DFT归到中端设计。前后端并没有统一严格的界限,笔者愚见,个人认为涉及到工艺相关的设计就是后端设计。
    发表于 09-19 09:29 974次阅读
    数字芯片设计<b class='flag-5'>流程</b>

    解析优化的调度逻辑和cuda实现

    的梯度上,所有这些都在一个操作中完成,可以避免多次访问global memory提升算子的带宽。下面解析一下这个优化的调度逻辑和cuda实现。 https://github.com/BBuf
    的头像 发表于 08-24 11:15 655次阅读

    逻辑综合的流程和命令简析

    综合就是把Verilog、VHDL转换成网表的过程。综合按照是否考虑物理布局信息可分为逻辑综合和物理综合。
    的头像 发表于 08-09 09:51 650次阅读
    <b class='flag-5'>逻辑</b>综合的<b class='flag-5'>流程</b>和命令简析

    芯片设计全流程概述

    来源:大同学吧-蛙哥芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。1、规格制定芯片规格,也就像功能列表
    的头像 发表于 07-31 18:01 1184次阅读
    芯片设计全<b class='flag-5'>流程</b>概述

    芯片设计包含哪些内容 芯片设计流程详解

    芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。
    的头像 发表于 07-19 10:46 1363次阅读
    芯片设计包含哪些内容 芯片设计<b class='flag-5'>流程</b>详解

    科普:芯片设计流程

    芯片设计过程是一项复杂的多步骤工作,涉及从初始系统规格到制造的各个阶段。每一步对于实现生产完全可用芯片的目标都至关重要。本文概述了芯片设计流程、不同阶段以及它们对创建有效芯片的贡献。这些阶段包括系统规范、架构设计、功能设计、逻辑设计、电路设计、
    的头像 发表于 06-06 10:48 1629次阅读
    科普:芯片设计<b class='flag-5'>流程</b>

    ASIC物理设计流程概述

    Physical design是将电路描述(circuit description)转化成物理版图(physical layout)的过程。
    的头像 发表于 05-23 14:39 707次阅读
    ASIC<b class='flag-5'>物理</b>设计<b class='flag-5'>流程</b>概述

    芯片设计流程概述

    点击上方 蓝字 关注我们 芯片设计流程概述 芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。 1. 规格
    的头像 发表于 05-22 19:30 399次阅读

    FPGA时序逻辑电路寄存器讲解

    时序逻辑电路会复杂很多,强烈推荐mooc上华中科技大学的数字电路与逻辑设计,是我看过讲得最清楚的数电课。
    的头像 发表于 05-14 15:11 1713次阅读
    FPGA时序<b class='flag-5'>逻辑</b>电路寄存器讲解

    从几个方面阐述数字逻辑的可验证性设计

      数字逻辑的可验证性是指,数字逻辑(RTL代码)中所具备的有助于验证工程师开展验证工作和加快验证收敛的设计属性。  数字逻辑设计工程师写代码时,通常要考虑逻辑电路的延迟,面积,功耗等
    发表于 04-04 17:24