0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD Zen4将支持AVX-512等新的指令集

如意 来源:快科技 作者:上方文Q 2021-03-02 11:20 次阅读

AMD即将发布基于7nm Zen3架构的第三代霄龙7003系列数据中心处理器(代号Milan),但是没想到,第四代的猛料也被抖了出来,而且惊喜还在继续。

据一贯专注硬件的推特博主@ExecutableFix,代号Genoa的四代霄龙将采用台积电5nm工艺、Zen4架构,最多96核心192线程,支持12通道DDR5-5200内存、128条PCIe 5.0通道(双路对外160条),热设计功耗最高320W(可上调至400W),接口换成SP5 LGA6096。

今天又有一份关于Zen4核心的曝料出现,显示有超过64个核心,每核心双线程,支持57位虚拟内存寻址(最大容量128TB)、52位物理内存寻址(最大容量4TB)。

更惊喜的是,Zen4将会支持AVX-512、Bfloat16等新的指令集!

尤其是AVX-512,也得到了@ExecutableFix的确认。

AVX-512也就是AVX3,也就是“高级矢量扩展”,第一代AVX出现于Sandy Bridge二代酷睿,第二代AVX2诞生于2011年的四代酷睿(Haswell),最新的第三代则发布于2013年,最早用于至强产品线,目前已经下放到Ice Lake 10代酷睿、Tiger Lake 11代酷睿。

AVX、AVX2此前已得到AMD处理器的支持,AVX-512则一直是Intel的“专利”(尽管应用并不多),而接下来的AMD Zen4终于加入AVX-512,Intel无疑将失去已达独特优势。

当然,Intel说不定到时候已经有了第四代AVX-1024,毕竟不太可能让死对手就这么追上自己。

另外,Bfload16指令集也相当重要,是人工智能机器学习的一个基础,Intel Cooper Lake三代可扩展至强和未来的Sapphire Rapids四代可扩展至强都支持。


责编AJX

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18250

    浏览量

    222049
  • amd
    amd
    +关注

    关注

    25

    文章

    5190

    浏览量

    132631
  • 数据中心
    +关注

    关注

    15

    文章

    4178

    浏览量

    69930
收藏 人收藏

    评论

    相关推荐

    有没有RISC-V的指令集文档分享一下?

    有没有RISC-V的指令集文档分享一下?了解一下他的汇编指令
    发表于 03-30 11:48

    什么是RISC-V?RISC-V指令集的优势

    CPU 支持的所有指令指令的字节级编码就是这个 CPU 的指令集架构(Instruction Set Architecture,ISA),指令集
    发表于 03-05 10:31 261次阅读
    什么是RISC-V?RISC-V<b class='flag-5'>指令集</b>的优势

    【米尔-全志T113-i开发板试用】使用ruapu探测CPU指令集信息

    到的扩展指令集 看到 thumb 模式下,不支持 vfpv4 和 idiv vfpv4 增加了 fma 乘法加速,idiv 增加了整数除法,由此可见使用 arm 模式编译能使用更多的
    发表于 02-25 21:36

    【RISC-V开放架构设计之道|阅读体验】汇编语言和扩展指令集

    【RISC-V开放架构设计之道|阅读体验】汇编语言和扩展指令集 汇编语言 C语言翻译成可执行的机器语言的重要步骤包括编译过程,汇编过程,链接过程。 函数调用约定过程分为六个阶段: 1)参数存放
    发表于 02-03 13:29

    【RISC-V开放架构设计之道|阅读体验】RISC-V基础整数指令集

    第2章 RV32I:RISC-V基础整数指令集 本章重点讲解构成RISC-V基础整数指令集的基本指令指令格式。主要包含寄存器间操作的R型,用于短立即数和取数操作的I型,用于存数操作的
    发表于 01-31 21:10

    【RISC-V开放架构设计之道|阅读体验】RV64指令集设计的思考以及与流水线设计的逻辑

    ,RISC-V指令集体系结构可以扩展出支持浮点运算的指令集支持向量运算的指令集支持安全计算的
    发表于 01-29 10:09

    【RISC-V开放架构设计之道|阅读体验】RISC-V基础整数指令集RV32I

    本书第二至十章都是讲RISC-V指令集,最后第十一章讲了RISC-V的未来可选择扩展。本篇梳理学习基础指令集RV32I。 RV32I指令集如下图,取下划线字母即可组成完整的RV32I指令集
    发表于 01-28 11:41

    risc-v标准指令集如何扩展?

    想问问具体要怎么实现标准指令集的扩展呢?需要修改哪些硬件啊? 每一种指令集扩展是相似的吗?还是需要不一样的步骤呢(比如V扩展、K扩展)?
    发表于 01-21 22:19

    翼辉信息已正式加入对申威SW64自主指令集架构的支持

    近日,翼辉信息发布了最新的 SylixOS V3.4.0 操作系统。在 SylixOS V3.4.0 中,已正式加入了对申威 SW64 自主指令集架构的支持
    的头像 发表于 12-28 11:45 1244次阅读
    翼辉信息已正式加入对申威SW64自主<b class='flag-5'>指令集</b>架构的<b class='flag-5'>支持</b>

    请问ADSP-21469的汇编指令集ISA/VISA中有没有专门用来进行浮点数和定点数转换的指令

    得到的ADC数据需要进行定点数到浮点数的转换,为了节省开销,想使用汇编程序进行定点和浮点之间的转换。请问ADSP-21469的汇编指令集ISA/VISA中有没有专门用来进行浮点数和定点数转换的指令
    发表于 11-29 08:03

    DLX指令集RISC_CPU_verilog源码分享

    DLX指令集RISC_CPU_verilog源码
    发表于 09-26 07:01

    同样是大小核,英特尔、AMD和Arm玩法有何不同?

    可处理 512 位宽度数据的 AVX-512 指令集变成英特尔的烫手山竽。 所以即使英特尔小核从 Alderlake 搭载的 Gracemont 效能有重大突破,相同功耗时,单核单线程性能比
    发表于 09-18 10:03 437次阅读
    同样是大小核,英特尔、<b class='flag-5'>AMD</b>和Arm玩法有何不同?

    请问可以通过nice接口扩展f指令集吗?

    我看了一下说明书,好像nice接口的opcode是固定的,不能与f指令集的互通,需要改什么rtl代码吗?
    发表于 08-11 13:01

    AMD Zen4还在积极布局中,AMD Zen5开始行动!

    AMD Zen4还在积极布局中,AMD Zen5也不远了。
    的头像 发表于 07-24 11:09 962次阅读
    <b class='flag-5'>AMD</b> <b class='flag-5'>Zen4</b>还在积极布局中,<b class='flag-5'>AMD</b> <b class='flag-5'>Zen</b>5开始行动!

    学习 Cortex-M0+指令集

    Cortex M0+ 汇编指令集学习
    的头像 发表于 05-27 20:42 4864次阅读