0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

瑞萨电子推出业界首款兼容CK440Q时钟发生器 满足PCIe Gen5及更高版本标准

西西 来源:厂商供稿 作者:瑞萨电子 2021-02-04 12:05 次阅读

低抖动时钟为下一代英特尔服务器提供中央集成时钟发生器增强瑞萨计算及云解决方案。

2021 年 2 月 4 日,日本东京讯 - 全球半导体解决方案供应商瑞萨电子集团(TSE:6723)今日宣布,推出低抖动9SQ440时钟发生器IC,该产品专为高性能计算和数据中心应用的下一代英特尔平台设计。作为瑞萨PCIe丰富产品线的最新产品,9SQ440是业界首款符合CK440Q标准的服务器时钟发生器。9SQ440针对英特尔CK440Q规范和未来Intel® Xeon®处理器的要求而开发,为客户提供灵活、稳健、高性能的合成器,以应对PCIe Gen5的设计挑战。

客户可将9SQ440与瑞萨丰富的PCIe时钟解决方案(包括PCIe Gen5时钟缓冲器)、基础设施电源智能功率级(SPS)产品结合使用,从而满足完整数据中心解决方案的需求。

瑞萨电子物联网及基础设施事业本部数据中心事业部副总裁Bobby Matinpour表示:“PCIe时钟发生器是PCIe时钟功能的核心。随着最新标准的规范要求越来越严格,符合PCIe Gen5标准的时钟发生器(如9SQ440)为客户提供更大设计灵活性和裕量。在此,我们很高兴地宣布凭借卓越的时序技术与IP,瑞萨推出行业首批符合量产要求的产品,用于支持PCIe Gen5和PCIe Gen6的设备。”

9SQ440可用作服务器CPU和PCIe时钟的中央时钟发生器。它具备共20个差分输出及卓越的抖动性能——小于50fs RMS的PCIe Gen5通用时钟相位抖动,以满足从简单的单板双插槽到复杂的模块化多插槽系统等各种拓扑结构的时钟要求。

9SQ440时钟发生器的关键特性

  • 适用于32GT/s SerDes的PCIe Gen5和UPI v2.0
  • PCIe Gen5具备小于50fs RMS的相位抖动,低于规范要求,以提供更大设计裕量
  • 7个专用100MHz输出,带7个OE#引脚
  • 3个专用25MHz时钟输出
  • 1个专用25MHz平台级联时钟
  • 9个多路复用器输出,可在100MHz或25MHz之间选择
  • 支持多种CPU插槽拓扑结构,从独立的单插槽到模块化的多插槽方式
  • 0%、-0.3%和-0.5%的扩频时钟
  • 8mm x 8mm 100引脚双排QFN封装,引脚间距为0.5mm

作为时钟产品的优秀供应商,瑞萨为计算和云时钟解决方案提供“一站式服务”,提供从全功能系统解决方案到简单时钟构建模块设备的专业知识及产品。

供货信息

9SQ440现已供货

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18039

    浏览量

    221548
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10338

    浏览量

    206237
  • 时钟发生器
    +关注

    关注

    1

    文章

    166

    浏览量

    66947
  • PCIe
    +关注

    关注

    13

    文章

    1063

    浏览量

    80597
  • 瑞萨电子
    +关注

    关注

    37

    文章

    2721

    浏览量

    71653
收藏 人收藏

    评论

    相关推荐

    核芯互联发布支持PCIe Gen 6的时钟发生器芯片CLG0841/CLG0851

    CLG08x1是支持PCIe Gen1–6的3.3V的时钟发生器芯片。CLG08X1有8个输出,符合IntelDB800标准,每个差分输出都有一个专用的OE#引脚,支持PCIeCLKR
    的头像 发表于 03-29 10:46 56次阅读
    核芯互联发布支持<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen</b> 6的<b class='flag-5'>时钟发生器</b>芯片CLG0841/CLG0851

    毫微微时钟网络同步器、抖动衰减器和时钟发生器RC32112A 数据表

    电子发烧友网站提供《毫微微时钟网络同步器、抖动衰减器和时钟发生器RC32112A 数据表.pdf》资料免费下载
    发表于 01-31 10:09 0次下载
    毫微微<b class='flag-5'>时钟</b>网络同步器、抖动衰减器和<b class='flag-5'>时钟发生器</b>RC32112A 数据表

    核芯互联发布高性能时钟发生器CLG440

    核芯互联近日发布了一款专为高性能服务器和计算中心应用打造的支持PCIe 6.0的高性能时钟发生器——CLG440。这款产品符合CK440Q标准
    的头像 发表于 01-16 16:09 474次阅读

    核芯互联推出支持PCIe Gen 6的时钟发生器CLG440

    “核芯互联CLG440是一颗专为高性能服务器、计算中心应用推出的支持PCIe 6.0、符合CK440Q标准的高性能
    的头像 发表于 01-16 15:57 300次阅读
    核芯互联<b class='flag-5'>推出</b>支持<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen</b> 6的<b class='flag-5'>时钟发生器</b>CLG<b class='flag-5'>440</b>

    时钟发生器性能对数据转换器的影响

    时钟发生器件的选择上往往少有考虑。目前市场上有性能属性大相径庭的众多时钟发生器。然而,如果不慎重考虑时钟发生器、相位噪声和抖动性能,数据转换器、动态范围和线性度性能可能受到严重的影响。...
    发表于 11-28 14:33 0次下载
    <b class='flag-5'>时钟发生器</b>性能对数据转换器的影响

    时钟合成器和时钟发生器的区别

    时钟合成器和时钟发生器是两种用于产生时钟信号的电子器件,它们在功能和应用上有一些区别。
    的头像 发表于 11-09 10:26 305次阅读

    三星PCIe Gen5 SSD满足大负荷企业级工作环境

      随着大数据、云计算、5G等技术的发展,数据计算和高效存储的需求量呈指数级增长,能够支持PCIe Gen5的设备将更加契合当前数据中心及企业级应用的需求。面对已经到来的PCIe Gen5
    的头像 发表于 11-07 10:09 1212次阅读

    时钟发生器由哪些部分组成?锁相环pll的特点是什么?

    时钟发生器由哪些部分组成?锁相环pll的特点是什么?如何用硬件配置pll  时钟发生器是指通过特定的电路设计产生适合各种电子设备使用的时钟信号的器件。
    的头像 发表于 10-13 17:39 464次阅读

    安费诺PCIe Gen 5 Flip CEM连接器的优点和应用

    安费诺PCIe Gen 5 Flip CEM是一款新推出的垂直型卡缘连接器,搭载符合PCIe标准的配接接口。此款连接器采用“JJ”或“LL”
    发表于 08-18 15:03 945次阅读
    安费诺<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen</b> 5 Flip CEM连接器的优点和应用

    详细探讨适用PCIe Gen5的PCB材料以及其中的重要作用

    PCIe Gen5 技术的演进逐渐凸显 PCB 材料选择的重要性,这是整个系统性能的关键基石。
    发表于 07-28 11:18 964次阅读

    9ZXL1951D PCIe 时钟发生器评估板用户指南

    9ZXL1951D PCIe 时钟发生器评估板用户指南
    发表于 07-07 19:19 0次下载
    9ZXL1951D <b class='flag-5'>PCIe</b> <b class='flag-5'>时钟发生器</b>评估板用户指南

    思尔芯首款支持PCIe Gen5原型验证EDA工具上市,高性能加速AI设计

    2023年7月4日,业内知名的数字前端EDA供应商思尔芯(S2C),发布了最新一代原型验证解决方案—— 芯神瞳逻辑系统S8-40 。新产品除了支持PCIe Gen5,还拥有丰富的连接选项,海量
    发表于 07-04 11:01 265次阅读
    思尔芯首款支持<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen5</b>原型验证EDA工具上市,高性能加速AI设计

    思尔芯首款支持PCIe Gen5原型验证EDA工具上市

    支持 PCIe Gen5 x 4 与 CXL(EP)的连接,以及 PCIe Gen5 x 8 与 CCIX(RC/EP)的连接。这使得它能够以高速率
    发表于 07-04 10:56 302次阅读

    核芯互联推出符合DB2000QL及PCIe Gen5Gen 6标准的低抖动时钟缓冲器CLB2000

    高性能的时钟器件是高带宽、高速率、高算力、大模型的基础。核芯互联近日推出面向下一代数据中心应用的超低抖动全新20路LP-HCSL差分时钟缓冲器CLB2000,其业界领先的附加抖动性能远
    的头像 发表于 06-08 15:29 822次阅读
    核芯互联<b class='flag-5'>推出</b>符合DB2000QL及<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen5</b>和<b class='flag-5'>Gen</b> 6<b class='flag-5'>标准</b>的低抖动<b class='flag-5'>时钟</b>缓冲器CLB2000

    评估低抖动PLL时钟发生器的电源噪声抑制

    本文讨论电源噪声干扰对基于PLL的时钟发生器的影响,并介绍几种用于评估由此产生的确定性抖动(DJ)的测量技术。派生关系显示了如何使用频域杂散测量来评估时序抖动行为。实验室台架测试结果用于比较测量技术,并演示如何可靠地评估参考时钟发生器的电源噪声抑制(PSNR)性能。
    的头像 发表于 04-11 11:06 815次阅读
    评估低抖动PLL<b class='flag-5'>时钟发生器</b>的电源噪声抑制